ADC3444

アクティブ

4 チャネル、14 ビット、125MSPS AD コンバータ(ADC)

製品詳細

Sample rate (max) (Msps) 125 Resolution (Bits) 14 Number of input channels 4 Interface type Serial LVDS Analog input BW (MHz) 540 Features Low Power Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 391 Architecture Pipeline SNR (dB) 73 ENOB (Bits) 11.8 SFDR (dB) 93 Operating temperature range (°C) -40 to 85 Input buffer No
Sample rate (max) (Msps) 125 Resolution (Bits) 14 Number of input channels 4 Interface type Serial LVDS Analog input BW (MHz) 540 Features Low Power Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 391 Architecture Pipeline SNR (dB) 73 ENOB (Bits) 11.8 SFDR (dB) 93 Operating temperature range (°C) -40 to 85 Input buffer No
VQFN (RTQ) 56 64 mm² (8 mm × 8 mm)
  • Quad Channel
  • 14-Bit Resolution
  • Single Supply: 1.8 V
  • Serial LVDS Interface
  • Flexible Input Clock Buffer With Divide-by-1, -2, -4
  • SNR = 72.4 dBFS, SFDR = 87 dBc at
    fIN = 70 MHz
  • Ultra-Low Power Consumption:
    • 98 mW/Ch at 125 MSPS
  • Channel Isolation: 105 dB
  • Internal Dither and Chopper
  • Support for Multi-Chip Synchronization
  • Pin-to-Pin Compatible With 12-Bit Version
  • Package: VQFN-56 (8 mm × 8 mm)
  • Quad Channel
  • 14-Bit Resolution
  • Single Supply: 1.8 V
  • Serial LVDS Interface
  • Flexible Input Clock Buffer With Divide-by-1, -2, -4
  • SNR = 72.4 dBFS, SFDR = 87 dBc at
    fIN = 70 MHz
  • Ultra-Low Power Consumption:
    • 98 mW/Ch at 125 MSPS
  • Channel Isolation: 105 dB
  • Internal Dither and Chopper
  • Support for Multi-Chip Synchronization
  • Pin-to-Pin Compatible With 12-Bit Version
  • Package: VQFN-56 (8 mm × 8 mm)

The ADC344x devices are a high-linearity, ultra-low power, quad-channel, 14-bit, 25-MSPS to 125-MSPS, analog-to-digital converter (ADC) family. The devices are designed specifically to support demanding, high input frequency signals with large dynamic range requirements. An input clock divider allows more flexibility for system clock architecture design while the SYSREF input enables complete system synchronization.

The ADC344x family supports serial low-voltage differential signaling (LVDS) to reduce the number of interface lines, thus allowing for high system integration density. The serial LVDS interface is two-wire, where each ADC data are serialized and output over two LVDS pairs. Optionally, a one-wire serial LVDS interface is available. An internal phase-locked loop (PLL) multiplies the incoming ADC sampling clock to derive the bit clock that is used to serialize the 14-bit output data from each channel. In addition to the serial data streams, the frame and bit clocks are transmitted as LVDS outputs.

The ADC344x devices are a high-linearity, ultra-low power, quad-channel, 14-bit, 25-MSPS to 125-MSPS, analog-to-digital converter (ADC) family. The devices are designed specifically to support demanding, high input frequency signals with large dynamic range requirements. An input clock divider allows more flexibility for system clock architecture design while the SYSREF input enables complete system synchronization.

The ADC344x family supports serial low-voltage differential signaling (LVDS) to reduce the number of interface lines, thus allowing for high system integration density. The serial LVDS interface is two-wire, where each ADC data are serialized and output over two LVDS pairs. Optionally, a one-wire serial LVDS interface is available. An internal phase-locked loop (PLL) multiplies the incoming ADC sampling clock to derive the bit clock that is used to serialize the 14-bit output data from each channel. In addition to the serial data streams, the frame and bit clocks are transmitted as LVDS outputs.

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
5 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート ADC344x Quad-Channel, 14-Bit, 25-MSPS to 125-MSPS, Analog-to-Digital Converters データシート (Rev. B) PDF | HTML 2017/04/17
ホワイト・ペーパー Minimum Power Specifications for High-Performance ADC Power-Supply Designs 2016/03/31
技術記事 Designing a power supply solution for pipeline ADCs – Part 2 PDF | HTML 2015/09/04
技術記事 Designing a power supply solution for pipeline ADCs – Part 1 PDF | HTML 2015/09/03
技術記事 How to filter out noise in your DC/DC design PDF | HTML 2015/08/18

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

ADC3444EVM — ADC3444 クワッドチャネル、14 ビット、125MSPS、A/D コンバータの評価基板

ADC3444 評価基板 (EVM) は、低消費電力、クワッド、125MSPS、14 ビット ADC の性能を実証します。ADC3444 デバイスと TI の複数の電圧レギュレータを搭載しており、必要な複数の電圧を供給できます。ADC の入力はトランス入力に接続済みです。トランス入力は 50Ω のシングルエンド信号源に接続できます。クロック入力はトランス入力から供給されており、この回路は 50Ω のシングルエンド クロック ソースに接続できます。SYSREF 入力を実装しているので、システム全体の同期が可能です。オンボード USB 接続と GUI を使用して、レジスタにアクセスできます。  (...)

ユーザー ガイド: PDF
サポート対象の製品とハードウェア
在庫あり
制限:
??asset.out-of-stock-ti_ja_JP??
入手不可
評価基板 (EVM) 向けの GUI

SLAC667 — ADC3xxx GUI Installer

サポート対象の製品とハードウェア
シミュレーション・モデル

ADC3444 IBIS Model

SLAM232.ZIP (36 KB) - IBIS モデル
サポート対象の製品とハードウェア
シミュレーション・モデル

ADC3xxx Pspice Model

SLAM228.ZIP (15 KB) - PSpice モデル
サポート対象の製品とハードウェア
シミュレーション・モデル

ADC3xxx TINA Model

SLAM226.ZIP (3 KB) - TINA-TI Spice モデル
サポート対象の製品とハードウェア
シミュレーション・モデル

ADC3xxx TINA Reference Design

SLAM227.TSC (1083 KB) - TINA-TI リファレンス・デザイン
サポート対象の製品とハードウェア
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
VQFN (RTQ) 56 Ultra Librarian

購入と品質

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ