ADS62C17

アクティブ

デュアルチャネル、11 ビット、200-MSPS、A/D コンバータ (ADC)

製品詳細

Sample rate (max) (Msps) 200 Resolution (Bits) 11 Number of input channels 2 Interface type Parallel LVDS Analog input BW (MHz) 700 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 1081 Architecture Pipeline SNR (dB) 67 ENOB (Bits) 10.8 SFDR (dB) 85 Operating temperature range (°C) -40 to 85 Input buffer No
Sample rate (max) (Msps) 200 Resolution (Bits) 11 Number of input channels 2 Interface type Parallel LVDS Analog input BW (MHz) 700 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 1081 Architecture Pipeline SNR (dB) 67 ENOB (Bits) 10.8 SFDR (dB) 85 Operating temperature range (°C) -40 to 85 Input buffer No
VQFN (RGC) 64 81 mm² (9 mm × 9 mm)
  • Maximum Sample Rate: 200 MSPS
  • 11-bit Resolution with No Missing Codes
  • 90 dBc SFDR at Fin = 10 MHz
  • 79.8 dBFS SNR at 125 MHz IF, 20 MHz BW
    using TI proprietary SNRBoost technology
  • Total Power 1.1 W at 200 MSPS
  • 90 dB Cross-talk
  • Double Data Rate (DDR) LVDS and Parallel
    CMOS Output Options
  • Programmable Gain up to 6dB for SNR/SFDR Trade-off
  • DC Offset Correction
  • Gain Tuning Capability in Fine Steps (0.001 dB)
    Allows Channel-to-channel Gain Matching
  • Supports Input Clock Amplitude Down to
    400 mV p-p Differential
  • Internal and External Reference Support
  • 64-QFN Package (9 mm × 9 mm)

  • Maximum Sample Rate: 200 MSPS
  • 11-bit Resolution with No Missing Codes
  • 90 dBc SFDR at Fin = 10 MHz
  • 79.8 dBFS SNR at 125 MHz IF, 20 MHz BW
    using TI proprietary SNRBoost technology
  • Total Power 1.1 W at 200 MSPS
  • 90 dB Cross-talk
  • Double Data Rate (DDR) LVDS and Parallel
    CMOS Output Options
  • Programmable Gain up to 6dB for SNR/SFDR Trade-off
  • DC Offset Correction
  • Gain Tuning Capability in Fine Steps (0.001 dB)
    Allows Channel-to-channel Gain Matching
  • Supports Input Clock Amplitude Down to
    400 mV p-p Differential
  • Internal and External Reference Support
  • 64-QFN Package (9 mm × 9 mm)

ADS62C17 is a dual channel 11-bit, 200 MSPS A/D converter that combines high dynamic performance and low power consumption in a compact 64 QFN package. This makes it well-suited for multi-carrier, wide band-width communications applications.

ADS62C17 uses TI-proprietary SNRBoost technology that can be used to overcome SNR limitation due to quantization noise for bandwidths less than Nyquist (Fs/2). It includes several useful and commonly used digital functions such as ADC offset correction, gain (0 to 6 dB in steps of 0.5 dB) and gain tuning (in fine steps of 0.001 dB).

The gain option can be used to improve SFDR performance at lower full-scale input ranges. Using the gain tuning capability, each channel’s gain can be set independently to improve channel-to-channel gain matching. The device also includes a dc offset correction loop that can be used to cancel the ADC offset.

Both DDR LVDS (Double Data Rate) and parallel CMOS digital output interfaces are available. It includes internal references while the traditional reference pins and associated decoupling capacitors have been eliminated. Nevertheless, the device can also be driven with an external reference.

The device is specified over the industrial temperature range (–40°C to 85°C).

ADS62C17 is a dual channel 11-bit, 200 MSPS A/D converter that combines high dynamic performance and low power consumption in a compact 64 QFN package. This makes it well-suited for multi-carrier, wide band-width communications applications.

ADS62C17 uses TI-proprietary SNRBoost technology that can be used to overcome SNR limitation due to quantization noise for bandwidths less than Nyquist (Fs/2). It includes several useful and commonly used digital functions such as ADC offset correction, gain (0 to 6 dB in steps of 0.5 dB) and gain tuning (in fine steps of 0.001 dB).

The gain option can be used to improve SFDR performance at lower full-scale input ranges. Using the gain tuning capability, each channel’s gain can be set independently to improve channel-to-channel gain matching. The device also includes a dc offset correction loop that can be used to cancel the ADC offset.

Both DDR LVDS (Double Data Rate) and parallel CMOS digital output interfaces are available. It includes internal references while the traditional reference pins and associated decoupling capacitors have been eliminated. Nevertheless, the device can also be driven with an external reference.

The device is specified over the industrial temperature range (–40°C to 85°C).

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
11 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート Dual Channel 11 Bit, 200 MSPS ADC with SNRBoost データシート (Rev. A) 2009/07/17
アプリケーション・ノート Design Considerations for Avoiding Timing Errors during High-Speed ADC, LVDS Dat (Rev. A) 2015/05/22
アプリケーション・ノート Why Use Oversampling when Undersampling Can Do the Job? (Rev. A) 2013/07/19
ユーザー・ガイド TSW4200 Demonstration Kit User's Guide (Rev. C) 2012/10/31
アプリケーション・ノート Understanding Low-Amplitude Behavior of 11-bit ADCs 2011/10/22
アプリケーション・ノート Driving High-Speed ADCs: Circuit Topologies and System-Level Parameters (英語) (Rev. A) 2010/09/10
アプリケーション・ノート Smart Selection of ADC/DAC Enables Better Design of Software-Defined Radio 2009/04/28
アプリケーション・ノート CDCE62005 as Clock Solution for High-Speed ADCs 2008/09/04
アプリケーション・ノート CDCE72010 as a Clocking Solution for High-Speed Analog-to-Digital Converters 2008/06/08
アプリケーション・ノート Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 2008/06/02
アプリケーション・ノート QFN Layout Guidelines 2006/07/28

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価基板 (EVM) 向けの GUI

DATACONVERTERPRO-SW — 高速データ コンバータ向け Pro GUI インストーラー、v5.31

この高速データ コンバータ Pro GUIは、PC (Windows® XP/7/10 対応) 向けプログラムであり、TI の大半の高速データ コンバータである A/D コンバータ (ADC) や D/A コンバータ (DAC) と、アナログ フロント エンド (AFE) の各プラットフォームの評価を支援するために設計されました。DATACONVERTERPRO-SW は、データ キャプチャとパターン ジェネレータのカードである TSW14xxx シリーズ全体をサポートする設計を採用しており、時間ドメインと周波数ドメインの両方でデータ (...)

サポート対象の製品とハードウェア
サポート・ソフトウェア

HSADC-SPI-UTILITY — ADS5400 EVM GUI

サポート対象の製品とハードウェア
サポート・ソフトウェア

SBAC120 — TIGAR Support Files

サポート対象の製品とハードウェア
シミュレーション・モデル

ADS61xx, ADS62Pxx HS IBIS Model (Rev. B)

SLWC088 (433 KB) - IBIS モデル
サポート対象の製品とハードウェア
シミュレーション・モデル

ADS62C17 TINA-TI Transient Reference Design

SBAM016.TSC (106 KB) - TINA-TI リファレンス・デザイン
サポート対象の製品とハードウェア
シミュレーション・モデル

ADS62C17 TINA-TI Transient Spice Model

SBAM015.TSM (14 KB) - TINA-TI Spice モデル
サポート対象の製品とハードウェア
計算ツール

ANALOG-ENGINEER-CALC — PC software analog engineer's calculator

アナログ エンジニア向けカリキュレータは、アナログ回路設計エンジニアが日常的に使用する反復的な計算の多くを迅速化します。この PC ベース ツールはグラフィカル インターフェイスにより、帰還抵抗を使用したオペアンプのゲイン設定から、A/D コンバータ (ADC) のドライブ バッファ回路の安定化に最適な部品の選択に至るまで、一般的に行われている各種計算のリストを表示します。

スタンドアロン ツールとして使用できるほか、『アナログ回路設計式一覧ポケット ガイド』で説明されているコンセプトと組み合わせることもできます。

サポート対象の製品とハードウェア
計算ツール

JITTER-SNR-CALC — Jitter and SNR calculator

JITTER-SNR-CALC の使用により、入力周波数とクロック・ジッタに基づく ADC の理論上の信号対ノイズ比(SNR)性能の計算が可能になります。

サポート対象の製品とハードウェア
設計ツール

SBAC119 — TIGAR (Texas Instruments Graphical Evaluation of ADC Response Tool)

サポート対象の製品とハードウェア
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
VQFN (RGC) 64 Ultra Librarian

購入と品質

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ