DAC5672
- 14-Bit Dual Transmit Digital-to-Analog Converter (DAC)
- 275 MSPS Update Rate
- Single-Supply: 3 V to 3.6 V
- High Spurious-Free Dynamic Range (SFDR): 84 dBc at 5 MHz
- High Third-Order Two-Tone Intermodulation (IMD3): 79 dBc at 15.1 MHz and 16.1 MHz
- WCDMA Adjacent Channel Leakage Ratio (ACLR): 78 dB at Baseband
- WCDMA ACLR: 73 dB at 30.72 MHz
- Independent or Single Resistor Gain Control
- Dual or Interleaved Data
- On-Chip 1.2-V Reference
- Low Power: 330 mW
- Power-Down Mode: 9 mW
- Package: 48-Pin Thin-Quad Flat Pack (TQFP)
The DAC5672 device is a monolithic, dual-channel, 14-bit, high-speed DAC with on-chip voltage reference.
Operating with update rates of up to 275 MSPS, the DAC5672 offers exceptional dynamic performance, tight-gain, and offset matching characteristics that make the device well-suited in I/Q baseband or direct IF communication applications.
Each DAC has a high-impedance, differential-current output suitable for single-ended or differential analog-output configurations. External resistors allow scaling the full-scale output current for each DAC separately or together, typically between 2 mA and 20 mA. An accurate on-chip voltage reference is temperature-compensated and delivers a stable 1.2-V reference voltage. Optionally, an external reference may be used.
The DAC5672 has two, 14-bit, parallel input ports with separate clocks and data latches. For flexibility, the DAC5672 supports multiplexed data for each DAC on one port when operating in interleaved mode.
The DAC5672 is specifically designed for a differential transformer-coupled output with a 50-Ω doubly-terminated load. For a 20-mA full-scale output current, a 4:1 impedance ratio (resulting in an output power of 4 dBm) and 1:1 impedance ratio transformer (–2 dBm output power) are supported.
The DAC5672 is available in a 48-pin TQFP package. Pin compatibility between family members provides 12-bit (DAC5662) and 14-bit (DAC5672) resolutions. Furthermore, the DAC5672 is pin compatible to the DAC2904 and AD9767 dual DACs. The device is characterized for operation over the industrial temperature range from –40°C to 85°C.
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | Dual 14 Bit 275 MSPS DAC データシート (Rev. D) | 2017/08/04 | |||
| ユーザー・ガイド | TSW6011EVM Quick Start Guide (Rev. D) | 2016/08/17 | ||||
| アプリケーション・ノート | Wideband Complementary Current Output DAC Single-Ended Interface (Rev. A) | 2015/05/08 | ||||
| 設計ガイド | Direct Down-Conversion System With I/Q Correction (TIDA-00078 CerTIfied Design) | 2013/07/23 | ||||
| アプリケーション・ノート | High Speed, Digital-to-Analog Converters Basics (Rev. A) | 2012/10/23 | ||||
| アプリケーション・ノート | Passive Terminations for Current Output DACs | 2008/11/10 | ||||
| アプリケーション・ノート | CDCE72010 as a Clocking Solution for High-Speed Analog-to-Digital Converters | 2008/06/08 | ||||
| アプリケーション・ノート | Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 | 2008/06/02 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
MATCHGAIN-CALC — Wideband Comp Current Output DAC to SE Interface: Impr Matching for Gain ; Compliance Volt Swing
NOTE: Calculator software is available when downloading the application note.
- Click on "abstract" to view abstract of document.
- Open the ZIP file to extract the calculator tool.
- Open the PDF file to view the application note.
High-speed digital-to-analog converters (DACs) most often use a (...)
TIDA-00078 — I/Q 補正機能内蔵ダイレクト ダウン コンバージョン システム
TSW6011EVM のフィールド プログラマブル ゲート アレイ (FPGA) に実装されている I/Q 補正ブロックは、ワイヤレス システムでのダイレクト ダウン コンバージョン レシーバ アーキテクチャの採用に役立ちます。I/Q 補正ブロックはシングル タップのブラインド アルゴリズムで構成されており、複素ゼロ IF 受信システムにおける周波数非依存の I/Q の不平衡を補正します。FPGA には、I/Q 補正ブロックに加えて、デジタル ゲイン ブロック、デジタル電力測定ブロック、2 個の補間ブロック、I/Q オフセット補正ブロック、および直交ミキシング ブロックが搭載されています。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| TQFP (PFB) | 48 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。