ホーム クロックとタイミング クロック ジッタ クリーナ
ホーム
クロックとタイミング
クロック ジッタ クリーナ

LMK04368-EP

アクティブ

エンハンスド製品、超低ノイズ、3.2GHz、JESD204C、ジッタ クリーナ

ご注文はこちら
データシート

LMK04368-EP

アクティブ
データシート ご注文はこちら

製品詳細

Number of input channels 3 Number of outputs 15 RMS jitter (fs) 54 Features 0 Delay, Integrated VCO, JESD204B, Loss of signal detection, Manual/auto switch, Programmable Delay, SPI Output frequency (max) (MHz) 3255 Output type CML, HSDS, LVCMOS, LVDS, LVPECL Input type HCSL, LVCMOS, LVDS, LVPECL Operating temperature range (°C) -55 to 125
Number of input channels 3 Number of outputs 15 RMS jitter (fs) 54 Features 0 Delay, Integrated VCO, JESD204B, Loss of signal detection, Manual/auto switch, Programmable Delay, SPI Output frequency (max) (MHz) 3255 Output type CML, HSDS, LVCMOS, LVDS, LVPECL Input type HCSL, LVCMOS, LVDS, LVPECL Operating temperature range (°C) -55 to 125
HTQFP (PAP) 64 144 mm² (12 mm × 12 mm)
  • VID#：V62/23612
  • 周囲温度範囲：-55℃～125℃
  • 最高クロック出力周波数：3255MHz
  • マルチモード：デュアル PLL、シングル PLL、クロック分配
  • 6GHz の外付け VCO または分配入力
  • 超低ノイズ (2500MHz 時)：
    • 54fs RMS ジッタ (12kHz～20MHz)
    • 64fs RMS ジッタ (100Hz～20MHz)
    • -157.6dBc/Hz のノイズ・フロア
  • 超低ノイズ (3200MHz 時)：
    • 61fs RMS ジッタ (12kHz～20MHz)
    • 67fs RMS ジッタ (100Hz～100MHz)
    • -156.5dBc/Hz のノイズ・フロア
  • PLL2
    • PLL FOM：-230dBc/Hz
    • PLL 1/f：-128dBc/Hz
    • 位相検出速度：最高 320MHz
    • 2 つの VCO を内蔵：2440～2600MHz および 2945～3255MHz
  • 最大 14 個の差動デバイス・クロック
    • CML、LVPECL、LCPECL、HSDS、LVDS、2xLVCMOS プログラマブル出力
  • 最大 1 個のバッファ付き VCXO/XO 出力
    • LVPECL、LVDS、2xLVCMOS をプログラム可能
  • 1～1023 の CLKOUT 分周器
  • 1～8191 の SYSREF 分周器
  • SYSREF クロックの 25ps ステップ・アナログ遅延
  • デバイス・クロックおよび SYSREF のデジタル遅延および動的デジタル遅延
  • PLL1 によるホールドオーバー・モード
  • PLL1 または PLL2 による 0 遅延
  • 高信頼性
    • 管理されたベースライン
    • 単一のアセンブリ / テスト施設
    • 単一の製造施設
    • 長期にわたる製品ライフ・サイクル
    • 長期にわたる製品変更通知
    • 製品のトレーサビリティ
  • VID#：V62/23612
  • 周囲温度範囲：-55℃～125℃
  • 最高クロック出力周波数：3255MHz
  • マルチモード：デュアル PLL、シングル PLL、クロック分配
  • 6GHz の外付け VCO または分配入力
  • 超低ノイズ (2500MHz 時)：
    • 54fs RMS ジッタ (12kHz～20MHz)
    • 64fs RMS ジッタ (100Hz～20MHz)
    • -157.6dBc/Hz のノイズ・フロア
  • 超低ノイズ (3200MHz 時)：
    • 61fs RMS ジッタ (12kHz～20MHz)
    • 67fs RMS ジッタ (100Hz～100MHz)
    • -156.5dBc/Hz のノイズ・フロア
  • PLL2
    • PLL FOM：-230dBc/Hz
    • PLL 1/f：-128dBc/Hz
    • 位相検出速度：最高 320MHz
    • 2 つの VCO を内蔵：2440～2600MHz および 2945～3255MHz
  • 最大 14 個の差動デバイス・クロック
    • CML、LVPECL、LCPECL、HSDS、LVDS、2xLVCMOS プログラマブル出力
  • 最大 1 個のバッファ付き VCXO/XO 出力
    • LVPECL、LVDS、2xLVCMOS をプログラム可能
  • 1～1023 の CLKOUT 分周器
  • 1～8191 の SYSREF 分周器
  • SYSREF クロックの 25ps ステップ・アナログ遅延
  • デバイス・クロックおよび SYSREF のデジタル遅延および動的デジタル遅延
  • PLL1 によるホールドオーバー・モード
  • PLL1 または PLL2 による 0 遅延
  • 高信頼性
    • 管理されたベースライン
    • 単一のアセンブリ / テスト施設
    • 単一の製造施設
    • 長期にわたる製品ライフ・サイクル
    • 長期にわたる製品変更通知
    • 製品のトレーサビリティ

LMK04368-EP は、JEDEC JESD204B/C をサポートする宇宙アプリケーション向け高性能クロック・コンディショナです。

PLL2 からの 14 のクロック出力を構成して、7 つの JESD204B/C コンバータ、あるいはデバイス・クロックおよび SYSREF クロックを使用するその他のロジック・デバイスを駆動できます。DC および AC 結合により SYSREF を生成することが可能です。JESD204B/C アプリケーションに限らず、従来のクロッキング・システム向けに 14 の出力をそれぞれ高性能出力として個別に構成できます。

このデバイスは、SYSREF の生成またはリクロッキングの有無にかかわらず、デュアル PLL、シングル PLL、またはクロック分配モードで動作するように構成できます。PLL2 は内蔵 VCO でも外付け VCO でも動作します。

高性能である上に、電力と性能のトレードオフ調整、デュアル VCO、動的デジタル遅延、ホールドオーバーなどの機能を備えているため、柔軟性の高い高性能クロック・ツリーを実現できます。

LMK04368-EP は、JEDEC JESD204B/C をサポートする宇宙アプリケーション向け高性能クロック・コンディショナです。

PLL2 からの 14 のクロック出力を構成して、7 つの JESD204B/C コンバータ、あるいはデバイス・クロックおよび SYSREF クロックを使用するその他のロジック・デバイスを駆動できます。DC および AC 結合により SYSREF を生成することが可能です。JESD204B/C アプリケーションに限らず、従来のクロッキング・システム向けに 14 の出力をそれぞれ高性能出力として個別に構成できます。

このデバイスは、SYSREF の生成またはリクロッキングの有無にかかわらず、デュアル PLL、シングル PLL、またはクロック分配モードで動作するように構成できます。PLL2 は内蔵 VCO でも外付け VCO でも動作します。

高性能である上に、電力と性能のトレードオフ調整、デュアル VCO、動的デジタル遅延、ホールドオーバーなどの機能を備えているため、柔軟性の高い高性能クロック・ツリーを実現できます。
filter その他の クロック ジッタ クリーナ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと類似の機能。
LMK04832-SP アクティブ Radiation-hardened, QML-V, ultra-low-noise, 3.2GHz, 15-output clock jitter cleaner This product is TID and SEL rated for space projects.
LMK04832-SEP アクティブ Radiation-tolerant, 30krad, ultra-low-noise, 3.2GHz 15-output JESD204C clock jitter cleaner This product is TID and SEL rated for space projects.

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
4 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート LMK04368-EP 超低ノイズ、JESD204B/C 対応、デュアル・ループ・クロック・ジッタ・クリーナ データシート PDF | HTML 英語版 PDF | HTML 2022/03/03
* 放射線と信頼性レポート LMK04368-EP Reliability Report PDF | HTML 2025/04/04
* 放射線と信頼性レポート LMK04368-EP Enhanced Product Qualification and Reliability Report PDF | HTML 2023/04/25
アプリケーション・ノート 次世代の高速コンバータ設計に優位性をもたらす実用的なクロッキ ングに関する考慮事項 (Rev. A 翻訳版) PDF | HTML 英語版 (Rev.A) PDF | HTML 2025/05/01

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

LMK04368EPEVM — LMK04368-EP JESD204B/C 対応、デュアル ループ クロック ジッタ クリーナの評価基板

LMK04368-EP 評価基板 (EVM) は、LMK04368-EP の性能と機能を評価するためのプラットフォームです。この製品は、エンハンスド製品、高性能、超低ノイズ、JESD204B/C 対応、デュアル ループ クロック ジッタ クリーナです。

各 評価基板 (EVM) が搭載している LMK04368-EP デバイスはエンジニアリング モデルであり、エンジニアリング評価のみを意図しています。

ユーザー ガイド: PDF | HTML
サポート対象の製品とハードウェア
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
サポート・ソフトウェア

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

TICS ( テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェアを使用すると、接頭辞 (製品型番の先頭部分) が以下のいずれかに該当する製品と組み合わせて、評価基板 (EVM) をプログラム (設定) することができます。CDC、LMK、LMX。これらの製品は、フェーズ ロック ループと電圧制御発振器 (PLL+VCO)、シンセサイザ、クロック関連デバイスを搭載しています。

サポート対象の製品とハードウェア
設計ツール

PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール

PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション ツールです。これらの IC は LMX シリーズのフェーズ ロック ループ (PLL) とシンセサイザを搭載しています。

サポート対象の製品とハードウェア
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
HTQFP (PAP) 64 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ