ホーム クロックとタイミング クロック・ジッタ・クリーナとシンクロナイザ
ホーム
クロックとタイミング
クロック・ジッタ・クリーナとシンクロナイザ
NEW

LMK04832-SEP

アクティブ

耐放射線特性、30krad、超低ノイズ、3.2GHz、15 出力、JESD204C クロック・ジッタ・クリーナ

ご注文はこちら
データシート

LMK04832-SEP

アクティブ
データシート ご注文はこちら

製品詳細

Function Dual-loop PLL, Ultra-low jitter clock generator Number of outputs 15 RMS jitter (fs) 54 Output frequency (Max) (MHz) 3255 Input type HCSL, LVCMOS, LVCMOS (REF_CLK), LVDS, LVPECL, LVPECL (VCXO_CLK) Output type CML, HSDS, LVCMOS, LVDS, LVPECL Supply voltage (Min) (V) 3.135 Supply voltage (Max) (V) 3.465 Features 0 Delay, Integrated VCO, JESD204B, Loss of signal detection, Manual/auto switch, Programmable Delay, SPI Operating temperature range (C) -55 to 125, 25 to 25
Function Dual-loop PLL, Ultra-low jitter clock generator Number of outputs 15 RMS jitter (fs) 54 Output frequency (Max) (MHz) 3255 Input type HCSL, LVCMOS, LVCMOS (REF_CLK), LVDS, LVPECL, LVPECL (VCXO_CLK) Output type CML, HSDS, LVCMOS, LVDS, LVPECL Supply voltage (Min) (V) 3.135 Supply voltage (Max) (V) 3.465 Features 0 Delay, Integrated VCO, JESD204B, Loss of signal detection, Manual/auto switch, Programmable Delay, SPI Operating temperature range (C) -55 to 125, 25 to 25
HTQFP (PAP) 64 100 mm² 10 x 10
  • VID#: V62/22612
    • 総照射線量耐性：30krad (ELDRS フリー)
    • SEL 耐性 > 43MeV × cm2/mg
    • SEFI 耐性 > 43MeV × cm2/mg
  • 周囲温度範囲：-55℃～125℃
  • 最高クロック出力周波数：3255MHz
  • マルチモード：デュアル PLL、シングル PLL、クロック・ディストリビューション
  • 6GHz の外部 VCO または分配入力に対応
  • 超低ノイズ (2500MHz 時)：
    • RMS ジッタ (12kHz～20MHz)：54fs
    • RMS ジッタ (100Hz～20MHz)：64fs
    • -157.6dBc/Hz のノイズ・フロア
  • 超低ノイズ (3200MHz 時)：
    • RMS ジッタ (12kHz～20MHz)：61fs
    • RMS ジッタ (100Hz～100MHz)：67fs
    • -156.5dBc/Hz のノイズ・フロア
  • PLL2
    • PLL FOM：-230dBc/Hz
    • PLL 1/f：-128dBc/Hz
    • 位相検出速度：最高 320MHz
    • 2 つの VCO を内蔵2440～2600MHz および 2945～3255MHz
  • 最大 14 個の差動デバイス・クロック
    • CML、LVPECL、LCPECL、HSDS、LVDS、2xLVCMOS プログラマブル出力
  • 最大 1 個のバッファ付き VCXO/XO 出力
    • LVPECL、LVDS、2xLVCMOS をプログラム可能
  • 1～1023 の CLKOUT 分周器
  • 1～8191 の SYSREF 分周器
  • SYSREF クロックの 25ps ステップ・アナログ遅延
  • デバイス・クロックおよび SYSREF のデジタル遅延および動的デジタル遅延
  • PLL1 によるホールドオーバー・モード
  • PLL1 または PLL2 による 0 遅延
  • 高信頼性
    • 管理されたベースライン
    • 単一のアセンブリ / テスト施設
    • 単一の製造施設
    • 長期にわたる製品ライフ・サイクル
    • 長期にわたる製品変更通知
    • 製品のトレーサビリティ
  • VID#: V62/22612
    • 総照射線量耐性：30krad (ELDRS フリー)
    • SEL 耐性 > 43MeV × cm2/mg
    • SEFI 耐性 > 43MeV × cm2/mg
  • 周囲温度範囲：-55℃～125℃
  • 最高クロック出力周波数：3255MHz
  • マルチモード：デュアル PLL、シングル PLL、クロック・ディストリビューション
  • 6GHz の外部 VCO または分配入力に対応
  • 超低ノイズ (2500MHz 時)：
    • RMS ジッタ (12kHz～20MHz)：54fs
    • RMS ジッタ (100Hz～20MHz)：64fs
    • -157.6dBc/Hz のノイズ・フロア
  • 超低ノイズ (3200MHz 時)：
    • RMS ジッタ (12kHz～20MHz)：61fs
    • RMS ジッタ (100Hz～100MHz)：67fs
    • -156.5dBc/Hz のノイズ・フロア
  • PLL2
    • PLL FOM：-230dBc/Hz
    • PLL 1/f：-128dBc/Hz
    • 位相検出速度：最高 320MHz
    • 2 つの VCO を内蔵2440～2600MHz および 2945～3255MHz
  • 最大 14 個の差動デバイス・クロック
    • CML、LVPECL、LCPECL、HSDS、LVDS、2xLVCMOS プログラマブル出力
  • 最大 1 個のバッファ付き VCXO/XO 出力
    • LVPECL、LVDS、2xLVCMOS をプログラム可能
  • 1～1023 の CLKOUT 分周器
  • 1～8191 の SYSREF 分周器
  • SYSREF クロックの 25ps ステップ・アナログ遅延
  • デバイス・クロックおよび SYSREF のデジタル遅延および動的デジタル遅延
  • PLL1 によるホールドオーバー・モード
  • PLL1 または PLL2 による 0 遅延
  • 高信頼性
    • 管理されたベースライン
    • 単一のアセンブリ / テスト施設
    • 単一の製造施設
    • 長期にわたる製品ライフ・サイクル
    • 長期にわたる製品変更通知
    • 製品のトレーサビリティ

LMK04832-SEP は、JEDEC JESD204B/C をサポートする宇宙アプリケーション向け高性能クロック・コンディショナです。

PLL2 からの 14 のクロック出力を構成して、7 つの JESD204B/C コンバータ、あるいはデバイス・クロックおよび SYSREF クロックを使用するその他のロジック・デバイスを駆動できます。DC および AC 結合により SYSREF を生成することが可能です。JESD204B/C アプリケーションに限らず、従来のクロッキング・システム向けに 14 の出力をそれぞれ高性能出力として個別に構成できます。

このデバイスは、SYSREF の生成またはリクロッキングの有無にかかわらず、デュアル PLL、シングル PLL、またはクロック分配モードで動作するように構成できます。PLL2 は内蔵 VCO でも外付け VCO でも動作します。

高性能である上に、電力と性能のトレードオフ調整、デュアル VCO、動的デジタル遅延、ホールドオーバーなどの機能を備えているため、柔軟性の高い高性能クロック・ツリーを実現できます。

LMK04832-SEP は、JEDEC JESD204B/C をサポートする宇宙アプリケーション向け高性能クロック・コンディショナです。

PLL2 からの 14 のクロック出力を構成して、7 つの JESD204B/C コンバータ、あるいはデバイス・クロックおよび SYSREF クロックを使用するその他のロジック・デバイスを駆動できます。DC および AC 結合により SYSREF を生成することが可能です。JESD204B/C アプリケーションに限らず、従来のクロッキング・システム向けに 14 の出力をそれぞれ高性能出力として個別に構成できます。

このデバイスは、SYSREF の生成またはリクロッキングの有無にかかわらず、デュアル PLL、シングル PLL、またはクロック分配モードで動作するように構成できます。PLL2 は内蔵 VCO でも外付け VCO でも動作します。

高性能である上に、電力と性能のトレードオフ調整、デュアル VCO、動的デジタル遅延、ホールドオーバーなどの機能を備えているため、柔軟性の高い高性能クロック・ツリーを実現できます。
open-in-new その他の クロック・ジッタ・クリーナとシンクロナイザ を検索
ダウンロード

お客様が関心を持ちそうな類似製品

open-in-new 製品の比較
比較対象デバイスと類似の機能。
LMK04832-SP アクティブ 放射線耐性保証 (RHA)、超低ノイズ、3.2GHz、15 出力、クロック・ジッタ・クリーナ

3.2-GHz jitter cleaner with JESD204C support, 100-krad TID, and 120-MeV-cm2/mg for GEO missions

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
7 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート LMK04832-SEP 宇宙グレード、超低ノイズ、JESD204B/C 対応、デュアル・ループ・クロック・ジッタ・クリーナ データシート (Rev. A 翻訳版) PDF | HTML 英語版をダウンロード (Rev.A) PDF | HTML 2022年 12月 23日
* 放射線と信頼性レポート LMK04832-SEP TID RLAT Report 2022年 11月 19日
* 放射線と信頼性レポート LMK04832-SEP Process Flow and Reliability Report PDF | HTML 2022年 11月 18日
* 放射線と信頼性レポート LMK04832-SEP Single-Event Effects Report PDF | HTML 2022年 11月 18日
アプリケーション・ノート Synchronization of Multiple LMK0482x Devices 2019年 12月 30日
Analog Design Journal JESD204B multi-device synchronization: Breaking down the requirements 2015年 4月 28日
Analog Design Journal When is the JESD204B interface the right choice? 2014年 1月 22日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページを表示してください。

評価ボード

LMK04832SEPEVM — LMK04832-SEP 超低ノイズ、3.2GHz、15 出力、クロック・ジッタ・クリーナ向け評価基板

LMK04832-SEP 評価基板 (EVM) は、LMK04832-SEP の性能と機能を評価するためのプラットフォームです。この製品は、宇宙グレード、超低ノイズ、JESD204B/C 対応、デュアル・ループ・クロック・ジッタ・クリーナです。

各 評価基板 (EVM) が搭載している LMK04832-SEP デバイスはエンジニアリング・モデルであり、エンジニアリング評価のみを意図しています。このデバイスと評価基板 (EVM) は、
認定、量産、放射線テスト、航空での使用には適していません。

ユーザー・ガイド: PDF | HTML
TI.com で取扱いなし
評価ボード

ALPHA-3P-ADM-VA600-SPACE-AMD — AMD Versal コア XQRVC1902 ACAP と TI の耐放射線特性製品を採用した Alpha Data の ADM-VA600 キット

これは 6U の VPX フォーム・ファクタで、AMD-Xilinx® Versal AI Core XQRVC1902 適応型 SoC/FPGA を提示します。ADM-VA600 は、1 個の FMC+ コネクタ、DDR4 DRAM、システム監視機能を搭載したモジュール型ボードのデザインです。主な部品は、耐放射線特性のパワー・マネージメント、インターフェイス、クロック処理機能、組込みプロセッシング (-SEP) の各デバイスです。

メーカー： Alpha Data Parallel Systems Ltd.
サード・パーティーにアクセス
アプリケーション・ソフトウェアとフレームワーク

PLLATINUMSIM-SW — PLLatinum™ シミュレーション・ツール

PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション・ツールです。これらの IC は LMX シリーズのフェーズ・ロック・ループ (PLL) とシンセサイザを搭載しています。
ダウンロード
アプリケーション・ソフトウェアとフレームワーク

TICSPRO-SW — TICS (テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェア

TICS (テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェアを使用すると、接頭辞 (製品型番の先頭部分) が以下のいずれかに該当する製品と組み合わせて、評価基板 (EVM) をプログラム (設定) することができます。CDC、LMK、LMX。これらの製品は、フェーズ・ロック・ループと電圧制御発振器 (PLL+VCO)、シンセサイザ、クロック関連デバイスを搭載しています。
ダウンロード
シミュレーション・モデル

LMK04832-SEP IBIS Model

SNAM259.ZIP (168 KB) - IBIS Model
ダウンロード
設計ツール

CLOCK-TREE-ARCHITECT —

Clock tree architect プログラミング・ソフトウェア

Clock tree architect はクロック・ツリーの合成ツールであり、開発中システムの要件に基づいてクロック・ツリー・ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム・レベルのマルチチップ・クロック供給ソリューションを生成します。
設計を開始
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
リクエスト
パッケージ ピン数 ダウンロード
HTQFP (PAP) 64 オプションの表示

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 材料 (内容)
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス・デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

英語で投稿されたすべてのフォーラムトピックを表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ