68-pin (HV) package image

SNJ54ACT8990HV アクティブ

テスト バス コントローラ

アクティブ barcode LOT/DATE ロットと日付コードの選択が可能な場合があります。
次の製品と同じ: 5962-9322801MXA この型番は、上記に記載されている型番と同一です。ご注文になれるのは、上記に記載されている型番のみです。

価格

数量 価格
+

追加のパッケージ数量 | キャリア オプション これらの製品は同じものですが、異なるキャリア タイプで出荷されます

5962-9322801MXA アクティブ barcode LOT/DATE ロットと日付コードの選択が可能な場合があります。
パッケージ数量 | キャリア 10 | TUBE
在庫
数量 | 価格 100u | +

品質に関する情報

定格 Military
RoHS いいえ
REACH 影響あり
MSL rating / リフローピーク温度 N/A for Pkg Type
品質、信頼性
、パッケージングの情報

記載されている情報:

  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
表示またはダウンロード
製造に関する追加情報

記載されている情報:

  • ファブ拠点
  • アセンブリ拠点
表示

輸出分類

*参考用

  • US ECCN (米国輸出規制分類番号):EAR99

SN54ACT8990 に関するその他の情報

パッケージ情報

パッケージ | ピン数 CFP (HV) | 68
動作温度範囲 (℃) -55 to 125
パッケージ数量 | キャリア 10 | TUBE

SN54ACT8990 の特徴

  • Members of the Texas Instruments SCOPETM Family of Testability Products
  • Compatible With the IEEE Standard 1149.1-1990 (JTAG) Test Access Port and Boundary-Scan Architecture
  • Control Operation of Up to Six Parallel Target Scan Paths
  • Accommodate Pipeline Delay to Target of Up to 31 Clock Cycles
  • Scan Data Up to 232 Clock Cycles
  • Execute Instructions for Up to 232 Clock Cycles
  • Each Device Includes Four Bidirectional Event Pins for Additional Test Capability
  • Inputs Are TTL-Voltage Compatible
  • EPICTM (Enhanced-Performance Implanted CMOS) 1-m Process
  • Packaged in 44-Pin Plastic Leaded Chip Carrier (FN), 68-Pin Ceramic Pin Grid Array (GB), and 68-Pin Ceramic Quad Flat Packages (HV)

    SCOPE and EPIC are trademarks of Texas Instruments Incorporated.

SN54ACT8990 に関する概要

The 'ACT8990 test-bus controllers (TBC) are members of the Texas Instruments SCOPETM testability integrated-circuit family. This family of components supports IEEE Standard 1149.1-1990 (JTAG) boundary scan to facilitate testing of complex circuit-board assemblies. The 'ACT8990 differ from other SCOPETM integrated circuits. Their function is to control the JTAG serial-test bus rather than being target boundary-scannable devices.

The required signals of the JTAG serial-test bus - test clock (TCK), test mode select (TMS), test data input (TDI), and test data output (TDO) can be connected from the TBC to a target device without additional logic. This is done as a chain of IEEE Standard 1149.1-1990 boundary-scannable components that share the same serial-test bus. The TBC generates TMS and TDI signals for its target(s), receives TDO signals from its target(s), and buffers its test clock input (TCKI) to a test clock output (TCKO) for distribution to its target(s). The TMS, TDI, and TDO signals can be connected to a target directly or via a pipeline, with a retiming delay of up to 31 bits. Since the TBC can be configured to generate up to six separate TMS signals [TMS (5-0)], it can be used to control up to six target scan paths that are connected in parallel (i.e., sharing common TCK, TDI, and TDO signals).

While most operations of the TBC are synchronous to TCKI, a test-off (TOFF\) input is provided for output control of the target interface, and a test-reset (TRST\) input is provided for hardware/software reset of the TBC. In addition, four event [EVENT (3-0)] I/Os are provided for asynchronous communication to target device(s). Each event has its own event generation/detection logic, and detected events can be counted by two 16-bit counters.

The TBC operates under the control of a host microprocessor/microcontroller via the 5-bit address bus [ADRS (4-0)] and the 16-bit read/write data bus [DATA (15-0)]. Read (RD\) and write (WR\) strobes are implemented such that the critical host-interface timing is independent of the TCKI period. Any one of 24 registers can be addressed for read and/or write operations. In addition to control and status registers, the TBC contains two command registers, a read buffer, and a write buffer. Status of the TBC is transmitted to the host via ready (RDY\) and interrupt (INT\) outputs.

Major commands can be issued by the host to cause the TBC to generate the TMS sequences necessary to move the target(s) from any stable test-access-port (TAP) controller state to any other stable TAP state, to execute instructions in the Run-Test/Idle TAP state, or to scan instruction or test data through the target(s). A 32-bit counter can be preset to allow a predetermined number of execution or scan operations.

Serial data that appears at the selected TDI input (TDI1 or TDI0) is transferred into the read buffer, which can be read by the host to obtain up to 16 bits of the serial-data stream. Serial data that is transmitted from the TDO output is written by the host to the write buffer.

 

The SN54ACT8990 is characterized for operation over the full military temperature range of -55°C to 125°C. The SN74ACT8990 is characterized for operation from 0°C to 70°C.

 

 

 

 

 

NC - No internal connection

価格

数量 価格
+

追加のパッケージ数量 | キャリア オプション これらの製品は同じものですが、異なるキャリア タイプで出荷されます

5962-9322801MXA アクティブ barcode LOT/DATE ロットと日付コードの選択が可能な場合があります。
パッケージ数量 | キャリア 10 | TUBE
在庫
数量 | 価格 100u | +

キャリア オプション

パーツの数量に応じて、リール全体、カスタム リール、カット テープ、チューブ、トレイを含め、さまざまなキャリア オプションを選択できます。

カスタム リールとは、ご注文の数量に正確に一致するように 1 本のリールからカットした一定の長さのテープのことであり、ロット コードと日付コードのトレーサビリティを維持できます。業界標準に従い、真鍮製のスペーサーを使用し、カット済みテープの両側に 1 本の 18 インチ (45cm) フラット リーダー (先行) テープと、1 本の 18 インチ (45cm) フラット トレーラ (後続) テープを取り付けた状態であり、自動アセンブリ マシンに直接供給することができます。カスタム リールをご注文になった場合、リール処理料金がかかります。

カット テープとは、リールから切り離した一定の長さのテープのことです。ご注文の数量にあわせて、納品時に複数のカット テープまたは複数の箱に分割されることがあります。

在庫状況により、多くの場合、チューブトレイ デバイスは、箱、またはチューブやトレイに梱包された形態で出荷されます。すべてのテープ、チューブ、またはサンプル ボックスは、TI 社内の静電気放電 (ESD) 保護と湿度感度レベル (MSL) 保護の要件に従って梱包してあります。

詳細はこちら

ロットと日付コードの選択が可能な場合があります。

カートにご希望の数量を追加し、チェックアウト プロセスを開始すると、既存の在庫からロットまたは日付コードを選択できる各種オプションが表示されます。

詳細はこちら