この製品には新バージョンがあります

open-in-new 製品の比較
比較対象デバイスにアップグレード機能を搭載した、ドロップ・イン代替製品。
SN74AXC2T245 アクティブ 構成可能な電圧変換機能 / 3 ステート出力に対応する 2 ビット、2 本の DIR ピン、デュアル電源バス・トランシーバ Pin-to-pin upgrade with a wider voltage range and improved performance

製品詳細

Technology Family AVC Applications JTAG Bits (#) 2 High input voltage (Min) (Vih) 0.78 High input voltage (Max) (Vih) 3.6 Vout (Min) (V) 1.2 Vout (Max) (V) 3.6 IOH (Max) (mA) -12 IOL (Max) (mA) 12 Rating Catalog
Technology Family AVC Applications JTAG Bits (#) 2 High input voltage (Min) (Vih) 0.78 High input voltage (Max) (Vih) 3.6 Vout (Min) (V) 1.2 Vout (Max) (V) 3.6 IOH (Max) (mA) -12 IOL (Max) (mA) 12 Rating Catalog
UQFN (RSW) 10 3 mm² 1.8 x 1.4
  • Each Channel Has Independent Direction Control
  • Control Inputs VIH/VIL Levels Are Referenced to
    VCCA Voltage
  • Fully Configurable Dual-Rail Design Allows Each
    Port to Operate Over the Full 1.2 V to
    3.6 V Power-Supply Range
  • I/Os Are 4.6 V Tolerant
  • Ioff Supports Partial-Power-Down Mode Operation
  • VCC Isolation Feature - If Either VCC Input is at
    GND, Both Ports are in High-Impedance State
  • Typical Data Rates
    • 500 Mbps (1.8 V to 3.3 V Level-Shifting)
    • 320 Mbps (<1.8 V to 3.3 V Level-Shifting)
    • 320 Mbps (Translate to 2.5 V or 1.8 V)
    • 280 Mbps (Translate to 1.5 V)
    • 240 Mbps (Translate to 1.2 V)
  • Latch-Up Performance Exceeds 100 mA Per
    JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 5000 V Human-Body Model (A114-A)
    • 200 V Machine Model (A115-A)
    • 1500 V Charged-Device Model (C101)
  • Each Channel Has Independent Direction Control
  • Control Inputs VIH/VIL Levels Are Referenced to
    VCCA Voltage
  • Fully Configurable Dual-Rail Design Allows Each
    Port to Operate Over the Full 1.2 V to
    3.6 V Power-Supply Range
  • I/Os Are 4.6 V Tolerant
  • Ioff Supports Partial-Power-Down Mode Operation
  • VCC Isolation Feature - If Either VCC Input is at
    GND, Both Ports are in High-Impedance State
  • Typical Data Rates
    • 500 Mbps (1.8 V to 3.3 V Level-Shifting)
    • 320 Mbps (<1.8 V to 3.3 V Level-Shifting)
    • 320 Mbps (Translate to 2.5 V or 1.8 V)
    • 280 Mbps (Translate to 1.5 V)
    • 240 Mbps (Translate to 1.2 V)
  • Latch-Up Performance Exceeds 100 mA Per
    JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 5000 V Human-Body Model (A114-A)
    • 200 V Machine Model (A115-A)
    • 1500 V Charged-Device Model (C101)

This dual-bit noninverting bus transceiver uses two separate configurable power-supply rails. The A port is designed to track VCCA. VCCA accepts any supply voltage from 1.2 V to 3.6 V. The B port is designed to track VCCB. VCCB accepts any supply voltage from 1.2 V to 3.6 V. This allows for universal low-voltage bidirectional translation between any of the 1.2 V, 1.5 V, 1.8 V, 2.5 V, and 3.3 V voltage nodes.

The SN74AVC2T245 is designed for asynchronous communication between two data buses. The logic levels of the direction-control (DIR) input and the output-enable (OE) activate either the B-port outputs or the A-port outputs or place both output ports into the high-impedance mode . The device transmits data from the A bus to the B bus when the B-port outputs are activated and from the B bus to the A bus when the A-port outputs are activated. The input circuitry on both A and B ports always is active and must have a logic HIGH or LOW level applied to prevent excess ICC and ICCZ.

The SN74AVC2T245 control pins (DIR1, DIR2, and OE) are supplied by VCCA.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.

The VCC isolation feature ensures that if either VCC input is at GND, both ports are in the high-impedance state.

To ensure the high-impedance state during power up or power down, OE must be connected to VCC through a pull-up resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.

This dual-bit noninverting bus transceiver uses two separate configurable power-supply rails. The A port is designed to track VCCA. VCCA accepts any supply voltage from 1.2 V to 3.6 V. The B port is designed to track VCCB. VCCB accepts any supply voltage from 1.2 V to 3.6 V. This allows for universal low-voltage bidirectional translation between any of the 1.2 V, 1.5 V, 1.8 V, 2.5 V, and 3.3 V voltage nodes.

The SN74AVC2T245 is designed for asynchronous communication between two data buses. The logic levels of the direction-control (DIR) input and the output-enable (OE) activate either the B-port outputs or the A-port outputs or place both output ports into the high-impedance mode . The device transmits data from the A bus to the B bus when the B-port outputs are activated and from the B bus to the A bus when the A-port outputs are activated. The input circuitry on both A and B ports always is active and must have a logic HIGH or LOW level applied to prevent excess ICC and ICCZ.

The SN74AVC2T245 control pins (DIR1, DIR2, and OE) are supplied by VCCA.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.

The VCC isolation feature ensures that if either VCC input is at GND, both ports are in the high-impedance state.

To ensure the high-impedance state during power up or power down, OE must be connected to VCC through a pull-up resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.

ダウンロード

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
17 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SN74AVC2T245 Dual-Bit Dual-Supply Bus Transceiver with Configurable Level-Shifting / Voltage Translation and Tri-State Outputs データシート (Rev. D) PDF | HTML 2016年 2月 22日
セレクション・ガイド Voltage Translation Buying Guide (Rev. A) 2021年 4月 15日
EVM ユーザー ガイド (英語) SN74AXC2T-SMALLPKGEVM Evaluation module user's guide 2019年 6月 4日
セレクション・ガイド Logic Guide (Rev. AB) 2017年 6月 12日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
アプリケーション・ノート Voltage Translation Between 3.3-V, 2.5-V, 1.8-V, and 1.5-V Logic Standards (Rev. B) 2015年 4月 30日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新の英語版をダウンロード (Rev.AB) 2014年 11月 6日
ユーザー・ガイド LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
アプリケーション・ノート Selecting the Right Level Translation Solution (Rev. A) 2004年 6月 22日
その他の技術資料 Logic Cross-Reference (Rev. A) 2003年 10月 7日
その他の技術資料 LCD Module Interface Application Clip 2003年 5月 9日
ユーザー・ガイド AVC Advanced Very-Low-Voltage CMOS Logic Data Book, March 2000 (Rev. C) 2002年 8月 20日
その他の技術資料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
アプリケーション・ノート 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
アプリケーション・ノート Dynamic Output Control (DOC) Circuitry Technology And Applications (Rev. B) 1999年 7月 7日
アプリケーション・ノート AVC Logic Family Technology and Applications (Rev. A) 1998年 8月 26日

設計および開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

評価ボード

AXC2T-SMALLPKGEVM — AXC2T-SMALLPKGEVM

This EVM is designed to support DTM and RSW packages for the AXC and LVC family of DIR controlled bidirectional devices. The AXC and AVC devices belong to the low voltage direction controlled translation family with operating voltage from 0.65V to 3.6V (AXC) and 1.2 to 3.6 (AVC) with 12mA of drive (...)
ユーザー・ガイド: PDF
TI.com で取り扱いなし
開発キット

EVMK2GX — 66AK2Gx 1GHz 評価モジュール

EVMK2GX(「K2G」とも呼ぶ)1GHz 評価モジュール(EVM)は 66AK2Gx プロセッサ・ファミリの迅速な評価のほか、オーディオ、産業用モーター制御、スマート・グリッド保護、高信頼性リアルタイム・コンピューティング集約型アプリケーションの迅速な開発を可能にします。  既存の KeyStone ベース SoC デバイスと同様に、66AK2Gx の DSP と ARM コアがシステム内のメモリとペリフェラルをすべて制御します。こうしたアーキテクチャは DSP または ARM を中心としたシステム設計を可能にし、ソフトウェアのフレキシビリティを最大限に高めます。

この EVM は (...)

ユーザー・ガイド: PDF
TI.com で取り扱いなし
シミュレーション・モデル

HSPICE Model for SN74AVC2T245

SCEM533.ZIP (102 KB) - HSpice Model
シミュレーション・モデル

SN74AVC2T245 IBIS Model

SCEM532.ZIP (64 KB) - IBIS Model
リファレンス・デザイン

TIDEP0050 — EnDat 2.2 システム、リファレンス・デザイン

このリファレンス・デザインは、位置エンコーダとロータリー・エンコーダ向けの HEIDENHAIN EnDat 2.2 規格に基づいて、EnDat 2.2 マスター・プロトコル・スタックとハードウェア・インターフェイスを実装しています。このデザインが採用しているのは、EnDat 2.2 マスター・プロトコル・スタックと、RS-485 トランシーバを使用する半二重通信機能、および Sitara AM437x 産業用開発キット (IDK) 上に実装済みのライン終端機能です。このデザインは、HEIDENHAIN EnDat 2.2 規格を満たすように包括的にテスト済みです。AM437x IDK は (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-00403 — TLV320AIC3268 miniDSP CODEC を使用する超音波距離測定リファレンス・デザイン

The TIDA-00403 reference design uses off-the-shelf EVMs for ultrasonic distance measurement solutions using algorithms within the TLV320AIC3268 miniDSP. In conjunction with TI’s PurePath Studio design suite, a robust and user configurable ultrasonic distance measurement system can be designed (...)
設計ガイド: PDF
回路図: PDF
パッケージ ピン数 ダウンロード
UQFN (RSW) 10 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ