SN74LV373A

アクティブ

3 ステート出力、オクタル・トランスペアレント D タイプ・ラッチ

製品詳細

Number of channels 8 Technology family LV-A Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Input type Standard CMOS Output type 3-State Clock frequency (max) (MHz) 70 IOL (max) (mA) 16 IOH (max) (mA) -16 Supply current (max) (µA) 20 Features Balanced outputs, High speed (tpd 10-50ns), Over-voltage tolerant inputs, Partial power down (Ioff) Operating temperature range (°C) -40 to 125 Rating Catalog
Number of channels 8 Technology family LV-A Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Input type Standard CMOS Output type 3-State Clock frequency (max) (MHz) 70 IOL (max) (mA) 16 IOH (max) (mA) -16 Supply current (max) (µA) 20 Features Balanced outputs, High speed (tpd 10-50ns), Over-voltage tolerant inputs, Partial power down (Ioff) Operating temperature range (°C) -40 to 125 Rating Catalog
SOIC (DW) 20 131.84 mm² 12.8 x 10.3 SOP (NS) 20 98.28 mm² 12.6 x 7.8 SSOP (DB) 20 56.16 mm² 7.2 x 7.8 TSSOP (PW) 20 41.6 mm² 6.5 x 6.4 TVSOP (DGV) 20 32 mm² 5 x 6.4 VQFN (RGY) 20 15.75 mm² 4.5 x 3.5
  • VCC 範囲:2V ~ 5.5V
  • 最大 tpd 8.5ns (5V 時)
  • 標準 VOLP (出力グランド・バウンス) < 0.8V (VCC = 3.3V、TA = 25℃)
  • 標準 VOHV (出力 VOH アンダーシュート) > 2.3 V (VCC = 3.3V、TA = 25℃)
  • すべてのポートで混在モード電圧動作をサポート
  • Ioff により部分的パワーダウン・モード動作をサポート
  • JESD 17 準拠で 250mA 超のラッチアップ性能
  • VCC 範囲:2V ~ 5.5V
  • 最大 tpd 8.5ns (5V 時)
  • 標準 VOLP (出力グランド・バウンス) < 0.8V (VCC = 3.3V、TA = 25℃)
  • 標準 VOHV (出力 VOH アンダーシュート) > 2.3 V (VCC = 3.3V、TA = 25℃)
  • すべてのポートで混在モード電圧動作をサポート
  • Ioff により部分的パワーダウン・モード動作をサポート
  • JESD 17 準拠で 250mA 超のラッチアップ性能

SN74LV373A デバイスは、2V~5.5V の VCC で動作するように設計されたオクタル・トランスペアレント D タイプ・ラッチです。

SN74LV373A デバイスは、2V~5.5V の VCC で動作するように設計されたオクタル・トランスペアレント D タイプ・ラッチです。

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
2 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SN74LV373A 3 ステート出力、オクタル・トランスペアレント D タイプ・ラッチ データシート (Rev. N 翻訳版) PDF | HTML 英語版をダウンロード (Rev.N) PDF | HTML 2023年 12月 12日
アプリケーション・ノート Power-Up Behavior of Clocked Devices (Rev. B) PDF | HTML 2022年 12月 15日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページを表示してください。

評価ボード

14-24-LOGIC-EVM — 14 ピンから 24 ピンの D、DB、DGV、DW、DYY、NS、PW の各パッケージに封止した各種ロジック製品向けの汎用評価基板

14-24-logic-EVM 評価基板は、14 ピンから 24 ピンの D、DW、DB、NS、PW、DYY、DGV の各パッケージに封止した各種ロジック デバイスをサポートする設計を採用しています。

ユーザー・ガイド: PDF | HTML
評価ボード

14-24-NL-LOGIC-EVM — 14 ピンから 24 ピンのリードなしパッケージ向け、ロジック製品の汎用評価基板

14-24-NL-LOGIC-EVM は、14 ピンから24 ピンの BQA、BQB、RGY、RSV、RJW、RHL の各パッケージに封止した各種ロジック デバイスや変換デバイスをサポートする設計を採用したフレキシブルな評価基板 (EVM) です。

ユーザー・ガイド: PDF | HTML
シミュレーション・モデル

SN74LV373A IBIS Model (Rev. A)

SCEM141A.ZIP (18 KB) - IBIS Model
リファレンス・デザイン

TIDM-TM4CFLASHSRAM — コードのダウンロード、および、高性能 MCU 実行用の、並行並列 XIP フラッシュおよび SRAM 設計

This reference design demonstrates how to implement and interface Asynchronous Parallel Flash and SRAM Memories to the performance microcontroller TM4C129. The implementation is made possible by using the EPI Interface in Host Bus 16 Mode with mutliple Chip Selects to interface a 1Gbit-8Mbit range (...)
設計ガイド: PDF
回路図: PDF
パッケージ ピン数 ダウンロード
SOIC (DW) 20 オプションの表示
SOP (NS) 20 オプションの表示
SSOP (DB) 20 オプションの表示
TSSOP (PW) 20 オプションの表示
TVSOP (DGV) 20 オプションの表示
VQFN (RGY) 20 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 材料 (内容)
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートが活用可能

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ