製品詳細

Technology Family LVC Supply voltage (Min) (V) 1.65 Supply voltage (Max) (V) 5.5 Number of channels (#) 2 IOL (Max) (mA) 32 ICC (Max) (uA) 10 IOH (Max) (mA) 0 Input type Standard CMOS Output type Open-Drain Features Very high speed (tpd 5-10ns), Partial power down (Ioff), Over-voltage tolerant inputs Rating Catalog
Technology Family LVC Supply voltage (Min) (V) 1.65 Supply voltage (Max) (V) 5.5 Number of channels (#) 2 IOL (Max) (mA) 32 ICC (Max) (uA) 10 IOH (Max) (mA) 0 Input type Standard CMOS Output type Open-Drain Features Very high speed (tpd 5-10ns), Partial power down (Ioff), Over-voltage tolerant inputs Rating Catalog
DSBGA (YZP) 6 2 mm² .927 x 1.427 SOT-23 (DBV) 6 5 mm² 2.9 x 1.6 SOT-SC70 (DCK) 6 4 mm² 2 x 2.1 USON (DRY) 6 1 mm² 1.5 x 1 X2SON (DSF) 6 1 mm² 1 x 1
  • Dual Open-Drain Buffer Configuration
  • -24-mA Output Drive at 3.3 V
  • Support Translation-Up and Down
  • Available in the Texas Instruments
    NanoFree™ Package
  • Supports 5-V VCC Operation
  • Inputs and Open-Drain Outputs Accept Voltages
    Up to 5.5 V
  • Max tpd of 3.7 ns at 3.3 V
  • Low Power Consumption, 10-µA Max ICC
  • Typical VOLP (Output Ground Bounce)
    <0.8 V at VCC = 3.3 V, TA = 25°C
  • Typical VOHV (Output VOH Undershoot)
    >2 V at VCC = 3.3 V, TA = 25°C
  • Ioff Supports Live Insertion, Partial-Power-Down
    Mode, and Back-Drive Protection
  • Latch-Up Performance Exceeds 100 mA
    Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)
  • Dual Open-Drain Buffer Configuration
  • -24-mA Output Drive at 3.3 V
  • Support Translation-Up and Down
  • Available in the Texas Instruments
    NanoFree™ Package
  • Supports 5-V VCC Operation
  • Inputs and Open-Drain Outputs Accept Voltages
    Up to 5.5 V
  • Max tpd of 3.7 ns at 3.3 V
  • Low Power Consumption, 10-µA Max ICC
  • Typical VOLP (Output Ground Bounce)
    <0.8 V at VCC = 3.3 V, TA = 25°C
  • Typical VOHV (Output VOH Undershoot)
    >2 V at VCC = 3.3 V, TA = 25°C
  • Ioff Supports Live Insertion, Partial-Power-Down
    Mode, and Back-Drive Protection
  • Latch-Up Performance Exceeds 100 mA
    Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)

This dual buffer and driver is designed for 1.65-V to 5.5-V VCC operation. The output of the SN74LVC2G07 device is open drain and can be connected to other open-drain outputs to implement active-low wired-OR or active-high wired-AND functions. The maximum sink current is 32 mA.

NanoFree package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.

This dual buffer and driver is designed for 1.65-V to 5.5-V VCC operation. The output of the SN74LVC2G07 device is open drain and can be connected to other open-drain outputs to implement active-low wired-OR or active-high wired-AND functions. The maximum sink current is 32 mA.

NanoFree package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.

ダウンロード

技術資料

star = TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
29 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SN74LVC2G07 Dual Buffer and Driver With Open-Drain Outputs データシート (Rev. L) PDF | HTML 2015年 5月 22日
アプリケーション・ノート Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
セレクション・ガイド Little Logic Guide 2014 (Rev. G) 2018年 7月 6日
セレクション・ガイド Logic Guide (Rev. AB) 2017年 6月 12日
アプリケーション・ノート How to Select Little Logic (Rev. A) 2016年 7月 26日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新の英語版をダウンロード (Rev.AB) 2014年 11月 6日
ユーザー・ガイド LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
その他の技術資料 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
アプリケーション・ノート Selecting the Right Level Translation Solution (Rev. A) 2004年 6月 22日
ユーザー・ガイド Signal Switch Data Book (Rev. A) 2003年 11月 14日
アプリケーション・ノート Use of the CMOS Unbuffered Inverter in Oscillator Circuits 2003年 11月 6日
その他の技術資料 Logic Cross-Reference (Rev. A) 2003年 10月 7日
ユーザー・ガイド LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
アプリケーション・ノート Texas Instruments Little Logic Application Report 2002年 11月 1日
アプリケーション・ノート TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
その他の技術資料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
アプリケーション・ノート 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
アプリケーション・ノート Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
その他の技術資料 STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
アプリケーション・ノート Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
アプリケーション・ノート Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
アプリケーション・ノート CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
アプリケーション・ノート LVC Characterization Information 1996年 12月 1日
アプリケーション・ノート Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
アプリケーション・ノート Live Insertion 1996年 10月 1日
設計ガイド Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
アプリケーション・ノート Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

設計および開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

評価ボード

5-8-LOGIC-EVM — 5 ピンから 8 ピンの DCK、DCT、DCU、DRL、DBV の各パッケージをサポートする、汎用ロジックの EVM

Flexible EVM designed to support any device that has a DCK, DCT, DCU, DRL, or DBV package in a 5 to 8 pin count.
ユーザー・ガイド: PDF
TI.com で取り扱いなし
評価ボード

TAS6424EQ1EVM — TAS6424E-Q1 75W、2MHz、クワッド・チャネル、デジタル入力 Class-D オーディオ・アンプの評価基板

TAS6424EQ1EVM 評価基板 (EVM) が提示するのは、TAS6424E-Q1 を使用する、車載インフォテインメント向け、2.1MHz、4 チャネル、デジタル入力の Class-D オーディオ・アンプ・ソリューションです。2.1MHz のスイッチング周波数を採用した結果、インダクタの大幅なサイズ縮小を実現できます。TAS6424E-Q1 は、電源電圧が 14.4Vで 4Ω スピーカを使用しているときに、チャネルあたり 25 W (10% THD+N) を供給します。また、I2C 診断機能と保護機能を搭載しています。TAS6424E-Q1 は CISPR25 Class 5 の各種 (...)
ユーザー・ガイド: PDF | HTML
TI.com で取り扱いなし
ドライバまたはライブラリ

Metrology Library and Software for Concerto F28M35H52C

SPRCAE5.ZIP (3864 KB)
lock = エクスポートの承認が必要 (1 分)
シミュレーション・モデル

SN74LVC2G07 IBIS Model (Rev. E)

SCEM254E.ZIP (24 KB) - IBIS Model
シミュレーション・モデル

SN74LVC2G07 Behavioral SPICE Model

SCEM621.ZIP (7 KB) - PSpice Model
リファレンス・デザイン

TIDA-01487 — 絶縁型 CAN フレキシブル・データ(FD)レート・リピータのリファレンス・デザイン

CAN と CANopen はレガシー・フィールドバス・プロトコルで、ファクトリ・オートメーションの多くのアプリケーションで使用されています。高電圧が最終製品を損傷させる可能性がある場合は常に、絶縁が必要になります。  この絶縁型 CAN フレキシブル・データ (FD) レート・リピータのリファレンス・デザインによって、2 個の CAN バス・セグメント間に電気的絶縁を付加します。バス・セグメントの各側のCANフレームが、反対側にリピートされます。このリファレンス・デザインの CAN トランシーバとアービトレーション・ロジックは、最大 2Mbps の CAN FD (...)
回路図: PDF
リファレンス・デザイン

PMP40690 — C2000™ マイコンと GaN を使用する 4kW インターリーブ CCM トーテムポール・ブリッジレス PFC のリファレンス・デザイン

This reference design is a 4-kW interleaved CCM totem pole (TTPL) bridgeless PFC reference design using a 64-pin C2000™ microcontroller, LM3410 gallium nitride device and TMCS1100 hall sensor. It is based on TIDM-02008 bidirectional interleaved CCM TTPL bridgeless PFC reference (...)
回路図: PDF
リファレンス・デザイン

TIDM-SERVODRIVE — 工業用サーボ・ドライブおよびAC インバータ・ドライブ、リファレンス・デザイン

DesignDRIVE 開発キットは、3 相 ACI または PMSM モーターに直接接続する包括的な産業用ドライブ向けのリファレンス・デザインです。この単一のプラットフォームに採用されている制御、駆動、通信技術の組み合わせにより、多くのドライブ・トポロジーを作成できます。複数の位置センサ・インターフェイス、多様な電流センシング技術、ホットサイド・パーティションのオプション、安全性および産業用イーサネットに対応する拡張性などを特長としています。
ユーザー・ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-060001 — SunSpec 急速シャットダウン送受信のリファレンス・デザイン

This reference design interfaces an AFE031 Powerline Communications Analog Front End with a C2000 MCU to send and receive data over a wired coupled interface using frequency shift keying (FSK). The design demonstrates the SunSpec standard protocol transmitting the specific 33-bit word packet using (...)
回路図: PDF
リファレンス・デザイン

TIDA-01572 — デジタル入力 Class-D IV センス・オーディオ・アンプのステレオ評価モジュールのリファレンス・デザイン

TIDA-01572 は、PC アプリケーションで使用する高性能ステレオ・オーディオ・サブシステムを実現します。4.5V ~ 16V の単一電源で動作し、デジタル入力 Class-D オーディオ・アンプである TAS2770 を使用しています。TAS2770 は優れたノイズ特性と歪特性を備え、WCSP / QFN パッケージで提供されます。TIDA-01572 はTL760M33TPS73618 の 2 個の低ドロップアウト固定電圧レギュレータも搭載しています。TL760M33 と TPS73618 はそれぞれ、必要な 3.3V と 1.8V (...)
回路図: PDF
パッケージ ピン数 ダウンロード
DSBGA (YZP) 6 オプションの表示
SC70 (DCK) 6 オプションの表示
SON (DRY) 6 オプションの表示
SON (DSF) 6 オプションの表示
SOT-23 (DBV) 6 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ