データシート
SN74LVC2G53
- テキサス・インスツルメンツの
NanoFree™パッケージで供給 - 1.65V ～ 5.5V の VCC で動作
- 高いオン/オフ出力電圧比
- 高度な線形性
- 高速、標準値 0.5ns (VCC = 3V、CL = 50pF)
- 低いオン抵抗、標準値 6.5Ω (VCC = 4.5V)
- JESD 78, Class II準拠で100mA超のラッチアップ性能
この単一の 2:1 アナログ・マルチプレクサ/デマルチプレクサは、1.65V ～ 5.5V の VCC で動作するよう設計されています。
SN74LVC2G53 デバイスは、アナログとデジタルの両方の信号を扱うことができます。このデバイスは、最大 5.5V (ピーク) までの振幅の信号を、どちらの方向にも転送できます。
NanoFree パッケージ技術は IC パッケージの概念における主要なブレークスルーであり、ダイをパッケージとして使用します。
信号ゲーティング、チョッピング、変調または復調 (モデム)、およびアナログ/デジタルやデジタル/アナログ変換システム用の信号多重化などのアプリケーションに使用できます。
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
4 をすべて表示
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | SN74LVC2G53 単極双投 (SPDT) アナログ・スイッチ 2:1 アナログ・マルチプレクサ/デマルチプレクサ データシート (Rev. Q 翻訳版) | PDF | HTML | 英語版 (Rev.Q) | PDF | HTML | 2019/02/19 |
| アプリケーション・ノート | テキサス インスツルメンツの信号スイッチの選定 | PDF | HTML | PDF | HTML | 2026/06/29 | ||
| アプリケーション・ノート | Multiplexers and Signal Switches Glossary (Rev. B) | PDF | HTML | 2021/12/01 | |||
| その他の技術資料 | SN74LVC1G3157 and SNS74LVC2G53 SPDT Analog Switches | 2003/06/12 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
DIP-ADAPTER-EVM — DIP アダプタの評価基板
DIP-Adapter-EVM は、オペアンプの迅速なプロトタイプ製作とテストを可能にする評価基板です。小型の表面実装 IC とのインターフェイスを迅速、容易、低コストで実現します。付属の Samtec 端子ストリップか、回路への直接配線により、サポートされているオペアンプを接続できます。
DIP-Adapter-EVM キットは、業界標準の最も一般的なパッケージをサポートしています：
- D と U（SOIC-8）
- PW（TSSOP-8）
- DGK（MSOP-8、VSSOP-8）
- DBV（SOT23-6、SOT23-5、SOT23-3）
- DCK（SC70-6、SC70-5）
- DRL（SOT563-6）
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
評価ボード
TL16C750EEVM — TL16C750E 128バイト FIFO フラクショナル ボーレート UART の評価モジュール
この評価基板で、TL16C750E デバイスとその機能を評価することができます。この評価基板は、オンボードの 3.3V LDO、およびそれより高い電圧レールで動作するプロセッサ向けのレベル変換機能を搭載しています。
ユーザー ガイド:
PDF
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
インターフェイス・アダプタ
LEADED-ADAPTER1 — TI の 5、8、10、16、24 ピン リード付きパッケージの迅速なテスト向けの表面実装から DIP ヘッダへのアダプタ
EVM-LEADED1 ボードは、TI の一般的なリード付きパッケージによる迅速なテストとブレッド ボードへの対応を可能にします。 TI の D、DBQ、DCT、DCU、DDF、DGS、DGV、PW 表面実装パッケージを 100mil DIP ヘッダに変換するフットプリントを用意しています。
ユーザー ガイド:
PDF
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
インターフェイス・アダプタ
LEADLESS-ADAPTER1 — TI の 6、8、10、12、14、16、20 ピン リードレス パッケージのテスト向けの表面実装から DIP ヘッダへのアダプタ
EVM-LEADLESS1 ボードは、TI の一般的なリードレス パッケージによる迅速なテストとブレッド ボードへの対応を可能にします。 このボードには、TI の DRC、DTP、DQE、RBW、RGY、RSE、RSV、RSW RTE、RTJ、RUK、RUC、RUG、RUM、RUT、YZP 表面実装パッケージを 100mil DIP ヘッダに変換するフットプリントが用意されています。
ユーザー ガイド:
PDF
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
リファレンス・デザイン
TIDA-010122 — マルチチャネル AFE システム向け、データ コンバータの DDC と NCO の同期機能のリファレンス デザイン
このリファレンス デザインは、mMIMO (massive multiple input multiple output、マッシブ MIMO)、フェーズド アレイ レーダー、通信ペイロードなど、新登場の 5G 採用アプリケーションに関係する同期設計の課題解決に役立ちます。一般的な RF フロント エンドの場合、アンテナ、低ノイズ アンプ (LNA)、ミキサ、局部発振器 (LO) はアナログ領域に、また、A/D コンバータ、数値制御発振器 (NCO)、デジタル ダウン コンバータ (DDC) はデジタル領域にあります。システム全体の同期を実現するには、これらのデジタル ブロックをシステム (...)
リファレンス・デザイン
TIDA-010128 — 12 ビット デジタイザ向け、スケーラブル 20.8GSPS のリファレンス デザイン
このリファレンス デザインは、RF サンプリング A/D コンバータ (ADC) をタイム インターリーブ構成で使用して、20.8GSPS のサンプリング システムを実現する方法を提示しています。タイム インターリーブという方式は、サンプリング レートを向上させるための実績ある従来型の方法です。ただし、性能を向上させるには、複数使用している個別 ADC のオフセット、ゲイン、サンプリング時間に関する不整合を一致させることが不可欠です。サンプリング クロックが高くなるほど、インターリーブ型の複雑度が高くなります。複数の ADC の間での位相の一致は、より良い SFDR と ENOB (...)
リファレンス・デザイン
TIDA-010131 — レーダーおよびワイヤレス 5G テスタ用のマルチチャネル RF トランシーバへのクロック供給のリファレンス デザイン
フェーズドアレイ レーダー、ワイヤレス通信テスタ、電子戦などの高速最終製品向けのアナログ フロント エンドは、同期マルチトランシーバ シグナル チェーンを必要とします。各トランシーバ シグナル チェーンは高速 A/D コンバータ（ADC）と D/A コンバータ（DAC）、クロック サブシステムを搭載しています。このクロック サブシステムは高精度遅延調整機能を搭載した低ノイズ サンプリング クロックを提供し、最小のチャネル間スキューのほか、信号対雑音比（SNR）、スプリアス フリー ダイナミック (...)
リファレンス・デザイン
TIDA-01022 — DSO、レーダー、5G ワイヤレス テスト システム向けのフレキシブルな 3.2GSPS マルチチャネル AFE のリファレンス デザイン
この高速マルチ チャネル データ キャプチャ リファレンス デザインにより、最適なシステム性能が実現します。システム設計者は、高速マルチ チャネル クロック生成のクロック ジッタやスキューなどの重要な設計パラメータを考慮する必要があります。これらのパラメータは、システム全体の SNR、SFDR、チャネル間のスキュー、確定的レイテンシに影響します。このリファレンス デザインは、JESD204B 対応の高速データ コンバータ、高速アンプ、高性能クロック、低ノイズ電源ソリューションを使用して、最適なシステム性能を実現するマルチ チャネル AFE およびクロック ソリューションを実証するものです。
リファレンス・デザイン
TIDA-01023 — レーダー / 5G ワイヤレス テスタ向け、チャネル数の多い JESD204B クロック生成のリファレンス デザイン
高速マルチチャネル アプリケーションは、システムの SNR (信号対雑音比)、SFDR (スプリアス フリー ダイナミック レンジ)、ENOB (実効ビット数) を最適化するために、チャネル間スキューを正確に調整できる低ノイズでスケーラブルなクロッキング ソリューションが必要です。このリファレンス デザインは、1 つのマスタと複数のスレーブのクロック処理デバイスを使用して、チャネル数の多い、JESD204B に同期したクロックをサポートします。このデザインは、TI の LMK04828 クロック ジッタ クリーナ、および VCO を内蔵した LMX2594 広帯域 PLL (...)
リファレンス・デザイン
TIDA-01024 — レーダー / 5G ワイヤレス テスタ向け、チャネル数の多い JESD204B デイジーチェーン クロックのリファレンス デザイン
高速マルチチャネル アプリケーションは、システムの SNR (信号対雑音比)、SFDR (スプリアス フリー ダイナミック レンジ)、ENOB (実効ビット数) を最適化するために、チャネル間スキューを正確に調整できる低ノイズでスケーラブルなクロッキング ソリューションが必要です。このリファレンス デザインは、JESD204B に同期したクロックをデイジーチェーン構成でスケーリングできます。このデザインは、TI の LMK04828 クロック ジッタ クリーナ、および VCO を内蔵した LMX2594 広帯域 PLL を使用して、マルチチャネルの JESD204B (...)
リファレンス・デザイン
TIDA-01027 — 12.8GSPS データ アクイジション システムの性能を最大化する低ノイズ電源のリファレンス デザイン
このリファレンス デザインでは、12.8GSPS を超える超高速データ アクイジション (DAQ) システム用の、効率的で低ノイズな 5 レールの電源の設計を示します。入力電流リップルを最小化し、周波数成分を制御するために、電源の DC/DC コンバータは周波数同期および位相シフトされます。高性能 HotRod™ パッケージング技術を使用することで、潜在的な放射電磁妨害 (EMI) を最小限に抑えています。
リファレンス・デザイン
TIDA-01028 — 高速オシロスコープおよび広帯域デジタイザ向けの 12.8GSPS アナログ フロント エンドのリファレンス デザイン
このリファレンス デザインは、インターリーブ型 RF サンプリング A/D コンバータ（ADC）を使用して、12.8GSPS のサンプリング速度を実現します。これは、タイム インターリーブを行う 2 個の RF サンプリング ADC を使用して行われます。インターリーブを行うには、これらの ADC 間で位相シフトを実現する必要があります。このリファレンス デザインは、ADC12DJ3200 のノイズレス アパーチャ遅延調整（tAD Adjust）機能を使用して位相シフトを実現します。この機能は、インターリーブ型の ADC に特有の不一致を最小化し、SNR、ENOB、SFDR (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VSSOP (DCU) | 8 | Ultra Librarian |
| SSOP (DCT) | 8 | Ultra Librarian |
| DSBGA (YZP) | 8 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。