TIDA-01024

レーダー / 5G ワイヤレス・テスタ向け、チャネル数の多い JESD204B デイジーチェーン・クロックのリファレンス・デザイン

TIDA-01024

設計ファイル

概要

High-speed multi-channel applications require low noise and scalable clocking solutions capable of precise channel-to-channel skew adjustment to achieve optimal system SNR, SFDR, and ENOB. This reference design supports scaling up JESD204B synchronized clocks in daisy chain configuration. This design provides multichannel JESD204B clocks using TI’s LMK04828 clock jitter cleaner and LMX2594 wideband PLL with integrated VCOs to achieve clock-to-clock skew of <10 ps. This design is tested with TI’s ADC12DJ3200 EVMs at 3 GSPS, and a channel-to-channel skew of < 50 ps is achieved with improved SNR performance. All key design theories are described to guide users through the part selection process and design optimization. Finally, schematics, board layouts, hardware testing, and test results are included.

特長
  • High frequency (GSPS) sample clock generation
  • High channel count and scalable JESD204B compliant clock solution
  • Low phase noise clocking for RF sampling ADC/DAC
  • Configurable phase synchronization to achieve low skew in multi-channel system
  • Supports TI’s high-speed converter and capture cards (ADC12DJ3200EVM, TSW14J56 / TSW14J57)

設計ファイルと製品

設計ファイル

すぐに使用できるシステム・ファイルをダウンロードすると、設計プロセスを迅速化できます。

JAJU473.PDF (1280 K)

リファレンス・デザインの概要と検証済みの性能テスト・データ

TIDRV60.PDF (1785 K)

設計レイアウトとコンポーネントを示した詳細な回路図

TIDRV61.PDF (1228 K)

設計レイアウトとコンポーネントを示した詳細な回路図

TIDRV62.PDF (193 K)

設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト

TIDRV63.PDF (94 K)

設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト

TIDRV64.PDF (1082 K)

コンポーネントの配置を明示する詳細な設計レイアウト

TIDRV65.PDF (644 K)

コンポーネントの配置を明示する詳細な設計レイアウト

TIDRV68.ZIP (16987 K)

IC コンポーネントの 3D モデルまたは 2D 図面に使用するファイル

TIDRV69.ZIP (7976 K)

IC コンポーネントの 3D モデルまたは 2D 図面に使用するファイル

TIDCED9.ZIP (6569 K)

PCB 設計の基板層に関する情報を記載した設計ファイル

TIDCEE0.ZIP (2080 K)

PCB 設計の基板層に関する情報を記載した設計ファイル

TIDRV66.PDF (7468 K)

PCB 設計レイアウトを生成するための PCB 基板層のプロット・ファイル

TIDRV67.PDF (4389 K)

PCB 設計レイアウトを生成するための PCB 基板層のプロット・ファイル

製品

設計や代替製品候補に TI 製品を含めます。

AND ゲート

SN74LVC1G08シングル、2 入力、1.65V ~ 5.5V AND ゲート

データシート: PDF
LVDS、M-LVDS、PECL の各 IC

DS90LV028AQ-Q1車載対応、LVDS デュアル差動ライン・レシーバ

データシート: PDF | HTML
N チャネル MOSFET

CSD15571Q22mm x 2mm のシングル SON 封止、19.2mΩ、20V、N チャネル NexFET™ パワー MOSFET

データシート: PDF
RF PLL / シンセサイザ

LMX2594位相同期機能搭載、JESD204B サポート、15GHz 広帯域、PLLatinum™ RF シンセサイザ

データシート: PDF | HTML
eFuse とホット・スワップ・コントローラ

TPS259254.5V ~ 5.5V、30mΩ、2 ~ 5A eFuse

データシート: PDF | HTML
アナログ・スイッチ / マルチプレクサ

SN74CBTLV3257部分的パワーダウン・モード搭載、3.3V、2:1 (SPDT)、4 チャネル・アナログ・スイッチ

データシート: PDF | HTML
アナログ・スイッチ / マルチプレクサ

SN74LVC2G535V、2:1 (SPDT)、1 チャネル汎用アナログ・スイッチ (NanoFree™ パッケージが入手可能)

データシート: PDF | HTML
アナログ・スイッチ / マルチプレクサ

TMUX1574電源オフ保護機能搭載、1.8V 入力ロジック対応、5V、2:1 (SPDT)、4 チャネル・アナログ・スイッチ

データシート: PDF | HTML
クロック・ジッタ・クリーナとシンクロナイザ

LMK048282370 ~ 2630MHz の VCO0 内蔵、超低ノイズ、JESD204B 準拠クロック・ジッタ・クリーナ。

データシート: PDF | HTML
クロック・バッファ

LMK003044 個の構成可能出力採用、3.1GHz、差動クロック・バッファ / レベル・シフタ

データシート: PDF | HTML
デジタル温度センサ

LM95233TruTherm テクノロジー採用、SMBus インターフェイス搭載、±2℃、デュアル、リモート / ローカル温度センサ

データシート: PDF
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

TLV702イネーブル搭載、300mA、高 PSRR、低静止電流 (IQ)、低ドロップアウト電圧レギュレータ

データシート: PDF | HTML
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

TPS7A47イネーブル搭載、1A、36V、低ノイズ、高 PSRR、低ドロップアウト電圧レギュレータ

データシート: PDF
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

TPS7A8300パワー・グッド搭載、高精度、低い入力電圧 (VIN)、低ノイズ、2A の超低ドロップアウト電圧レギュレータ

データシート: PDF | HTML
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

TPS7A90高精度、500mA、低ノイズ、高 PSRR、調整可能な超低ドロップアウト電圧レギュレータ

データシート: PDF | HTML
発振器

LMK61E2156.250MHz、±50ppm、超低ジッタ、EEPROM 内蔵、フル・プログラマブル発振器

データシート: PDF | HTML
降圧コンバータ (スイッチ内蔵)

TPS543182.95V ~ 6V 入力、3A、同期整流降圧 SWIFT コンバータ

データシート: PDF | HTML
高速 ADC (10MSPS 超過)

ADC12DJ320012 ビット、デュアル 3.2GSPS またはシングル 6.4GSPS、RF サンプリング A/D コンバータ(ADC)

データシート: PDF | HTML

開発を始める

ソフトウェア

評価基板 (EVM) 向けの GUI

TIDA-01024 HSDC TID GUI — TIDCEE1.ZIP (15772 K)

lock = エクスポートの承認が必要 (1 分)

技術資料

結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 2
種類 タイトル 英語版のダウンロード 日付
技術記事 Step-by-step considerations for designing wide-bandwidth multichannel systems 2019年 6月 4日
設計ガイド レーダーおよび5Gワイヤレス・テスター用の、チャネル数の多い JESD204Bデイジー・チェーン・クロックのリファレンス・デザイン 英語版をダウンロード 2018年 1月 11日

関連する設計リソース

ハードウェア開発

評価ボード
ADC12DJ3200EVM ADC12DJ3200 12 ビット、デュアル 3.2GSPS またはシングル 6.4GSPS、RF サンプリング ADC の評価基板

リファレンス・デザイン

リファレンス・デザイン
TIDA-01021 DSO、レーダー、5G ワイヤレス・テスタ向けマルチチャネル JESD204B 15GHz クロックのリファレンス・デザイン TIDA-01022 DSO、レーダー、5G ワイヤレス・テスト・システム向けのフレキシブルな 3.2GSPS マルチチャネル AFE のリファレンス・デザイン TIDA-01023 レーダー / 5G ワイヤレス・テスタ向け、チャネル数の多い JESD204B クロック生成のリファレンス・デザイン

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

すべてのフォーラムトピックを英語で表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

ビデオ