データシート
この製品には新バージョンがあります
比較対象デバイスと類似の機能。
TPS54318
- 2つの30mΩ (標準値) MOSFETにより3Aの負荷で高効率を実現
- スイッチング周波数: 200kHz～2MHz
- 温度範囲内での基準電圧: 0.8V ±1%
- 外部クロックに同期
- 調整可能なスロー・スタートとシーケンシング
- UVおよびOVのパワー・グッド出力
- 動作時およびシャットダウン時の低い静止電流
- プリバイアス出力への安全なスタートアップ
- サイクル単位の電流制限、過熱保護、周波数フォールドバック保護機能
- 動作時の接合部温度範囲: -40℃～150℃
- 熱的に強化された3mm×3mmの16ピンWQFNパッケージ
- WEBENCH® Power Designerにより、TPS54318を使用するカスタム設計を作成
TPS54318デバイスは完全な機能を持つ6V、3A、同期整流降圧型電流モード・コンバータで、2つのMOSFETが内蔵されています。
TPS54318デバイスにはMOSFETが内蔵され、電流モード制御の実装により外付け部品数が減少し、最高2MHzのスイッチング周波数が可能なためインダクタのサイズが小さくなり、小型の3mm×3mmの熱的に強化されたQFNパッケージによりデバイスの占有面積が最小化されるため、小型のデバイスを設計できます。
TPS54318デバイスは、±1%の高精度基準電圧(VREF)により、温度にかかわらず各種の負荷について正確なレギュレーションを行います。
内蔵の30mΩ MOSFETと標準値350µAの消費電流により、効率が最大化されます。ENピンを使用してシャットダウン・モードに移行でき、シャットダウン時の消費電流は2µAに低下します。
低電圧誤動作防止は内部で2.6Vに設定されていますが、イネーブル・ピンの抵抗回路でスレッショルドをプログラムすることにより、さらに高い電圧に設定できます。起動時の出力電圧の上昇は、ソフト・スタート・ピンによって制御されます。出力が公称電圧の93%～107%の範囲内にあるとき、オープン・ドレインのパワー・グッド信号で示されます。周波数のフォールドバックとサーマル・シャットダウンにより、過負荷状態時にデバイスが保護されます。
SWIFT™の詳しいドキュメントについては、TIのWebサイト(www.ti.com/swift)を参照してください。
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
12 をすべて表示
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | TPS54318 2.95V～6V入力、3A出力、2MHz、同期整流降圧型 SWIFT™コンバータ データシート (Rev. C 翻訳版) | PDF | HTML | 英語版 (Rev.C) | PDF | HTML | 2018/05/22 |
| アプリケーション・ノート | 半導体および IC パッケージの熱評価基準 (Rev. D 翻訳版) | PDF | HTML | 英語版 (Rev.D) | PDF | HTML | 2025/05/08 | |
| セレクション・ガイド | Buck Converter Quick Reference Guide (Rev. B) | 2021/04/08 | ||||
| アプリケーション・ノート | Calculating Efficiency (Rev. A) | 2020/03/06 | ||||
| セレクション・ガイド | SWIFT DC/DC Converters Selector Guide (Rev. G) | 2019/02/06 | ||||
| セレクション・ガイド | 電源 IC セレクション・ガイド 2018 (Rev. R 翻訳版) | 英語版 (Rev.R) | 2018/09/13 | |||
| その他の技術資料 | TPS54318/218 入力2.95V~6V 出力3A/2A 同期整流降圧コンバータ | 2013/12/12 | ||||
| 製品概要 | TPS54x18, TPS54478 2.95V～6V、2A/3A/4A/6A、2MHz、同期整流/降圧型 SWIFT DCDCコンバータ | 2012/09/18 | ||||
| アプリケーション・ノート | Understanding Thermal Dissipation and Design of a Heatsink | 2011/05/04 | ||||
| アプリケーション・ノート | Designing Type III Compensation for Current Mode Step-Down Converters (Rev. A) | 2010/09/15 | ||||
| 製品概要 | TPS54318製品概要 | 2010/07/14 | ||||
| ユーザー・ガイド | TPS54318EVM-512 3-A, SWIFT Regulator Evaluation Module | 2009/09/23 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
シミュレーション・モデル
TPS54318 Unencrypted PSpice Average Model Package (Rev. A)
SLVM897A.ZIP (36 KB) - PSpice モデル
シミュレーション・モデル
TPS54318 Unencrypted PSpice Transient Model Package (Rev. A)
SLVM640A.ZIP (54 KB) - PSpice モデル
計算ツール
TPS54620DESIGN-CALC — TPS54620 and TPS54XXX Current-Mode Step-Down Converter Design Calculator
The Design Calculator Plus Application Note (SLVA352A) Calculator Tool calculates the critical external component values for the TPS54620/TPS54622/TPS54521/TPS54320/TPS54618/TPS54418/TPS54318/TPS54218/TPS54319. The calculator includes power stage design, feature design and Type II and Type III (...)
リファレンス・デザイン
TIDA-010131 — レーダーおよびワイヤレス 5G テスタ用のマルチチャネル RF トランシーバへのクロック供給のリファレンス デザイン
フェーズドアレイ レーダー、ワイヤレス通信テスタ、電子戦などの高速最終製品向けのアナログ フロント エンドは、同期マルチトランシーバ シグナル チェーンを必要とします。各トランシーバ シグナル チェーンは高速 A/D コンバータ（ADC）と D/A コンバータ（DAC）、クロック サブシステムを搭載しています。このクロック サブシステムは高精度遅延調整機能を搭載した低ノイズ サンプリング クロックを提供し、最小のチャネル間スキューのほか、信号対雑音比（SNR）、スプリアス フリー ダイナミック (...)
リファレンス・デザイン
TIDA-01021 — DSO、レーダ、5G 無線テスタ向けのマルチチャネル JESD204B 15GHz クロック リファレンス デザイン
高速マルチチャネル アプリケーションはシステムの SNR、SFDR（スプリアス フリー ダイナミック レンジ）、ENOB（実効ビット数）を最適化するために、チャネル間スキューを管理可能な高精度クロッキング ソリューションを必要とします。このリファレンス デザインは TI の VCO 内蔵 LMX2594 広帯域 PLL の使用により個別のボード上で 2 個の高速チャネルをサポートでき、10MHz ～ 15GHz のクロックと JESD204B インターフェイス用 SYSREF を生成します。15GHz のクロック周波数の場合、10KHz のオフセット位相ノイズは -104dBc/Hz (...)
リファレンス・デザイン
TIDA-01023 — レーダー / 5G ワイヤレス テスタ向け、チャネル数の多い JESD204B クロック生成のリファレンス デザイン
高速マルチチャネル アプリケーションは、システムの SNR (信号対雑音比)、SFDR (スプリアス フリー ダイナミック レンジ)、ENOB (実効ビット数) を最適化するために、チャネル間スキューを正確に調整できる低ノイズでスケーラブルなクロッキング ソリューションが必要です。このリファレンス デザインは、1 つのマスタと複数のスレーブのクロック処理デバイスを使用して、チャネル数の多い、JESD204B に同期したクロックをサポートします。このデザインは、TI の LMK04828 クロック ジッタ クリーナ、および VCO を内蔵した LMX2594 広帯域 PLL (...)
リファレンス・デザイン
TIDA-01024 — レーダー / 5G ワイヤレス テスタ向け、チャネル数の多い JESD204B デイジーチェーン クロックのリファレンス デザイン
高速マルチチャネル アプリケーションは、システムの SNR (信号対雑音比)、SFDR (スプリアス フリー ダイナミック レンジ)、ENOB (実効ビット数) を最適化するために、チャネル間スキューを正確に調整できる低ノイズでスケーラブルなクロッキング ソリューションが必要です。このリファレンス デザインは、JESD204B に同期したクロックをデイジーチェーン構成でスケーリングできます。このデザインは、TI の LMK04828 クロック ジッタ クリーナ、および VCO を内蔵した LMX2594 広帯域 PLL を使用して、マルチチャネルの JESD204B (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| WQFN (RTE) | 16 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。