TPS7A85A
- Low Dropout: 150 mV (Typical) at 4 A
- 0.75% (Maximum) Accuracy Over Line, Load, and Temperature With BIAS
- Output Voltage Noise:
- 4.4 µVRMS at 0.8-V Output
- 7.7 µVRMS at 5.1-V Output
- Input Voltage
Range:
- Without BIAS: 1.4 V to 6.5 V
- With BIAS: 1.1 V to 6.5 V
- ANY-OUT™
Operation:
- Output Voltage Range: 0.8 V to 3.95 V
- Adjustable
Operation:
- Output Voltage Range: 0.8 V to 5.1 V
- Power-Supply Ripple
Rejection:
- 40 dB at 500 kHz
- Excellent Load Transient Response
- Adjustable Soft-Start In-Rush Control
- Open-Drain Power-Good (PG) Output
- Stable with a 47-µF or Larger Ceramic Output Capacitor
- θJC = 3.4°C/W
- 3.5-mm × 3.5-mm, 20-Pin VQFN
The TPS7A85A is a low-noise (4.4 µVRMS), low dropout linear regulator (LDO) capable of sourcing 4 A with only 240 mV of maximum dropout. The device output voltage is pin-programmable from 0.8 V to 3.95 V and adjustable from 0.8 V to 5.1 V using an external resistor divider.
The combination of low-noise (4.4 µVRMS), high- PSRR, and high output current capability makes the TPS7A85A ideal to power noise-sensitive components such as those found in high-speed communications, video, medical, or test and measurement applications. The high performance of the TPS7A85A limits power-supply-generated phase noise and clock jitter, making this device ideal for powering high-performance serializer and deserializer (SerDes), analog-to-digital converters (ADCs), digital-to-analog converters (DACs), and RF components. Specifically, RF amplifiers benefit from the high-performance and 5.1-V output capability of the device.
For digital loads (such as application-specific integrated circuits (ASICs), field-programmable gate arrays (FPGAs), and digital signal processors (DSPs)) requiring low-input voltage, low-output (LILO) voltage operation, the exceptional accuracy (0.75% over load and temperature), remote sensing, excellent transient performance, and soft-start capabilities of the TPS7A85A ensure optimal system performance.
The versatility of the TPS7A8500A makes the device a component of choice for many demanding applications.
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | TPS7A85A 4-A, High-Accuracy (0.75%), Low-Noise (4.4 μVRMS), LDO Regulator データシート | PDF | HTML | 2017/06/06 | ||
| ホワイト・ペーパー | LDO ターンオン (スタートアップ) 時間の明確化 | PDF | HTML | PDF | HTML | 2026/04/27 | ||
| ホワイト・ペーパー | Reduce System Noise Using Parallel LDOs | PDF | HTML | 2025/11/03 | |||
| ホワイト・ペーパー | Parallel LDO Architecture Design Using Ballast Resistors | PDF | HTML | 2022/12/14 | |||
| ホワイト・ペーパー | Comprehensive Analysis and Universal Equations for Parallel LDO's Using Ballast | PDF | HTML | 2022/12/13 | |||
| セレクション・ガイド | Low Dropout Regulators Quick Reference Guide (Rev. P) | 2018/03/21 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
DAC38RF80EVM — DAC38RF80 デュアルチャネル、14 ビット、9GSPS、6x ～ 24x 補間、6GHz と 9GHz PLL DAC の評価基板
DAC38RF80EVM は、DAC38RF80/84/90 D/A コンバーター (DAC) を評価するための回路基板です。この EVM を使用すると、最大 9GSPS のサンプリング レートの DAC の性能を評価できます。FPGA ベースのパターン ジェネレータ カードである TSW14J56EVM (Rev B 以降) との組み合わせで動作する設計を採用しています。EVM での使用可能な FMC コネクタにより、DAC から、サード パーティー ベンダの FPGA 開発ボードへのインターフェイスが可能になります。また、DAC とオンボードの LMK04828 クロック チップを (...)
DAC38RF89EVM — DAC38RF89 デュアルチャネル、14 ビット、8.4GSPS、1x ～ 24x 補間、5GHz と 7.5GHz PLL DAC の評価基板
DAC38RF89 評価基板 (EVM) は、DAC38RF89 の D/A コンバータ (DAC) を評価できます。この DAC38RFEVM により、最大 9-GSPS のサンプリング レートの DAC の性能を評価できます。また、TSW14J56EVM (Rev B 以降) との組み合わせが可能です。使用可能な FMC コネクタにより、DAC から、サード パーティー ベンダの FPGA 開発ボードへのインターフェイスが可能になります。また、DAC とオンボードの LMK04828 クロック チップを SPI 経由で制御するための使いやすいソフトウェア (...)
TPS7A85EVM-754 — TPS7A85 4A、大電流、1% 高精度、4.4μVRMS LDO レギュレータの評価基板
TSW40RF80EVM — デュアル 14 ビット 3GSPS ADC と 9GSPS DAC のクロック処理ソリューション搭載、2T2R (2 個の送信と 2 個の受信) RF (無線周波数) サンプリング トランシーバの評価
TSW40RF80 評価基板 (EVM) は、2 個の送信と 2 個の受信 (2T2R) を使用する RF (無線周波数) サンプリング トランシーバのリファレンス デザインです。この評価基板は、デュアルチャネル RF サンプリング D/A コンバータ (DAC) である DAC38RF80 と、デュアルチャネル RF サンプリング A/D コンバータ (ADC) である ADC32RF45 を搭載しています。
DAC38RF80 は最大 9GSPS のサンプリング レートで動作し、高周波クロックを生成するための PLL/VCO (フェーズ ロック ループと電圧制御発振器) (...)
PARALLEL-LDO-CALC — Parallel low-dropout (LDO) calculator
パラレル LDO カリキュレータは、Microsoft® Excel®-ベースのツールであり、複数のバラスト抵抗を使用してパラレル LDO レギュレータのワーストケース分析を提供することができます。このツールを使用すると、必要なパラレル LDO レギュレータの最少数と、一連のシステム要件に最適なバラスト抵抗を特定することができます。
パラレル アプリケーションで使用する一般的な LDO レギュレータのデータシート情報は、このカリキュレータにあらかじめ入力済みです。開発ユーザーは、開発中システムの要件に基づいて、システムのニーズに最もよく調和する LDO レギュレータ (...)
TIDA-01027 — 12.8GSPS データ アクイジション システムの性能を最大化する低ノイズ電源のリファレンス デザイン
TIDA-01232 — 大電流、低ノイズのパラレル LDO のリファレンス デザイン
この並列低ドロップ アウト (LDO) リファレンス デザインは、並列構成の TPS7A85 低ノイズ LDO リニア レギュレータを示しており、LDO あたり 3.5 A、または基板あたり 7 A を供給できます。その他のデザイン柔軟性として、このデザインをスタックしてアプリケーションの現在の要件を満たす機能が含まれます。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFN (RGR) | 20 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。