CDCE6214Q1TM
- AEC-Q100 qualified for automotive applications
- Temperature grade 2: –40°C to +105°C
- Functional Safety-Capable
- Configurable high performance, low-power, frac-N PLL with RMS jitter with spurs (12 kHz – 20 MHz, F out > 100 MHz) as:
- Integer mode:
- Differential output: 350 fs typical, 600 fs maximum
- LVCMOS output: 1.05 ps typical, 1.5 ps maximum
- Fractional mode:
- Differential output: 1.7 ps typical, 2.1 ps maximum
- LVCMOS output: 2.0 ps typical, 4.0 ps maximum
- Integer mode:
- Supports PCIe Gen1/2/3/4 with SSC and Gen 1/2/3/4/5 without SSC
- Internal VCO: 2.335 GHz to 2.625 GHz
- Typical power consumption: 65 mA for 4-output channel, 23 mA for 1-output channel.
- Universal clock input, two reference inputs for redundancy
- Differential AC-coupled or LVCMOS: 10 MHz to 200 MHz
- Crystal: 10 MHz to 50 MHz
- Flexible output clock distribution
- Four channel dividers: Up to five unique output frequencies from 24 kHz to 328.125 MHz
- Combination of LVDS-like, LP-HCSL or LVCMOS outputs on OUT0 – OUT4 pins
- Glitchless output divider switching and output channel synchronization
- Individual output enable through active-low GPIO and register
- Frequency margining options
- DCO mode: frequency increment/decrement with 10ppb or less step-size
- Fully-integrated, configurable loop bandwidth: 100 kHz to 1.6 MHz
- Single or mixed supply for level translation: 1.8 V, 2.5 V, 3.3 V
- Configurable GPIOs and flexible configuration options
- I 2C-compatible interface: up to 400 kHz
- Integrated EEPROM with two pages and external select pin. In-situ programming allowed.
- Supports 100-Ω systems
- Low electromagnetic emissions
- Small footprint: 24-pin VQFN (4 mm × 4 mm)
The CDCE6214Q1TM is a 4-channel, ultra-low power, medium grade jitter, clock generator for automotive application that can generate five independent clock outputs selectable between various modes of drivers. The input source can be a single-ended or differential input clock source, or a crystal. The CDCE6214Q1TM features a frac-N PLL to synthesize unrelated base frequency from any input frequency.
기술 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
모두 보기3 | 유형 | 직함 | 날짜 | ||
|---|---|---|---|---|
| * | Data sheet | CDCE6214Q1TM Ultra-Low Power Clock Generator With One PLL, Four Differential Outputs, Two Inputs, and Internal EEPROM datasheet | PDF | HTML | 2023/06/27 |
| Application note | Clocking for PCIe Applications | PDF | HTML | 2023/11/28 | |
| Functional safety information | CDCE6214-Q1 Functional Safety, FIT Rate, Failure Mode Distribution and Pin FMA | PDF | HTML | 2021/04/15 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
평가 보드
CDCE6214-Q1EVM — 차동 출력 4개 및 LVCMOS 출력 1개 클록 생성기 평가 모듈
CDCE6214-Q1 평가 모듈(EVM)은 CDCE6214-Q1 초저전력 클록 발생기용 평가 플랫폼입니다. 이
평가 모듈은 I2C 버스에 액세스하여 CDCE6214-Q1과 통신하기 위한 USB 기반 인터페이스를 제공합니다. 핀 제어 모드는 디바이스를 특정 작동 모드로 설정할 수 있습니다.
평가 모듈은 I2C 버스에 액세스하여 CDCE6214-Q1과 통신하기 위한 USB 기반 인터페이스를 제공합니다. 핀 제어 모드는 디바이스를 특정 작동 모드로 설정할 수 있습니다.
사용 설명서: PDF
설계 툴
CLOCK-TREE-ARCHITECT — 클록 트리 아키텍트 프로그래밍 소프트웨어
Clock tree architect is a clock tree synthesis tool that streamlines your design process by generating clock tree solutions based on your system requirements. The tool pulls data from an extensive database of clocking products to generate a system-level multi-chip clocking solution.
시뮬레이션 툴
PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®
TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
| 패키지 | 핀 | 다운로드 |
|---|---|---|
| VQFN (RGE) | 24 | 옵션 보기 |
주문 및 품질
포함된 정보:
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
포함된 정보:
- 팹 위치
- 조립 위치
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.