홈 클록 및 타이밍 클록 버퍼
홈
클록 및 타이밍
클록 버퍼
신규

CDCLVP111-SEP

활성

Radiation-tolerant, 1:10 LVPECL high-speed clock buffer with selectable input clock driver

지금 주문하기
데이터 시트

CDCLVP111-SEP

활성
데이터 시트 지금 주문하기

제품 상세 정보

Number of outputs 10 Additive RMS jitter (typ) (fs) 40 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -55 to 125 Rating Space Output type LVPECL Input type CML, LVDS, LVPECL, SSTL
Number of outputs 10 Additive RMS jitter (typ) (fs) 40 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -55 to 125 Rating Space Output type LVPECL Input type CML, LVDS, LVPECL, SSTL
HLQFP (VFP) 32 81 mm² (9 mm × 9 mm)
  • Vendor item drawing (VID#): V62/12624-02YE
  • Radiation tolerance:
    • Total ionizing dose (TID): 50krad
    • Single-event latch-up (SEL): 43MeV × cm2/mg
  • Junction temperature range: –55°C to 125°C
  • Distributes One Differential Clock Input Pair (LVDS, CML, SSTL, LVPECL, LVECL) to 10 Differential LVPECL or LVECL outputs
  • Supports a Wide Supply Voltage Range From 2.375V to 3.8V
  • Selectable Clock Input Through CLK_SEL
  • Low-Output Skew (Typical 15ps) for Clock-Distribution Applications
    • Additive Jitter Less Than 1ps
    • Propagation Delay Less Than 355ps
    • Open Input Default State
    • LVDS, CML, SSTL Input Compatible
  • VBB Reference Voltage Output for Single-Ended Clocking
  • Frequency Range From DC to 3.5GHz
  • Space-enhanced plastic (space EP):
    • SUPPORTS DEFENSE, AND AEROSPACE APPLICATIONS
    • Controlled baseline
    • One assembly and test Site
    • One fabrication site
    • Extended product life cycle
    • Product traceability
    • Outgassing test performed per ASTM E595
  • Vendor item drawing (VID#): V62/12624-02YE
  • Radiation tolerance:
    • Total ionizing dose (TID): 50krad
    • Single-event latch-up (SEL): 43MeV × cm2/mg
  • Junction temperature range: –55°C to 125°C
  • Distributes One Differential Clock Input Pair (LVDS, CML, SSTL, LVPECL, LVECL) to 10 Differential LVPECL or LVECL outputs
  • Supports a Wide Supply Voltage Range From 2.375V to 3.8V
  • Selectable Clock Input Through CLK_SEL
  • Low-Output Skew (Typical 15ps) for Clock-Distribution Applications
    • Additive Jitter Less Than 1ps
    • Propagation Delay Less Than 355ps
    • Open Input Default State
    • LVDS, CML, SSTL Input Compatible
  • VBB Reference Voltage Output for Single-Ended Clocking
  • Frequency Range From DC to 3.5GHz
  • Space-enhanced plastic (space EP):
    • SUPPORTS DEFENSE, AND AEROSPACE APPLICATIONS
    • Controlled baseline
    • One assembly and test Site
    • One fabrication site
    • Extended product life cycle
    • Product traceability
    • Outgassing test performed per ASTM E595

The CDCLVP111-SEP clock driver distributes one differential clock pair of LVPECL input, (CLK0, CLK1) to ten pairs of differential LVPECL clock (Q0, Q9) outputs with minimum skew for clock distribution. The CDCLVP111-SEP can accept two clock sources into an input multiplexer. The CDCLVP111-SEP is specifically designed for driving 50Ω transmission lines. When an output pin is not used, leaving the pin open is recommended to reduce power consumption. If only one of the output pins from a differential pair is used, the other output pin must be identically terminated to 50Ω.

The VBB reference voltage output is used if single-ended input operation is required. In this case, the VBB pin must be connected to CLK0 and bypassed to GND using a 10nF capacitor.

For high-speed performance, the differential mode is strongly recommended.

The CDCLVP111-SEP is characterized for operation from –55°C to 125°C.

The CDCLVP111-SEP clock driver distributes one differential clock pair of LVPECL input, (CLK0, CLK1) to ten pairs of differential LVPECL clock (Q0, Q9) outputs with minimum skew for clock distribution. The CDCLVP111-SEP can accept two clock sources into an input multiplexer. The CDCLVP111-SEP is specifically designed for driving 50Ω transmission lines. When an output pin is not used, leaving the pin open is recommended to reduce power consumption. If only one of the output pins from a differential pair is used, the other output pin must be identically terminated to 50Ω.

The VBB reference voltage output is used if single-ended input operation is required. In this case, the VBB pin must be connected to CLK0 and bypassed to GND using a 10nF capacitor.

For high-speed performance, the differential mode is strongly recommended.

The CDCLVP111-SEP is characterized for operation from –55°C to 125°C.
filter 기타 클록 버퍼 찾기
다운로드 스크립트와 함께 비디오 보기 비디오

기술 자료

검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
6개 모두 보기
상위 문서 유형 직함 형식 옵션 최신 영어 버전 다운로드 날짜
* 데이터 시트 CDCLVP111-SEP Low-Voltage 1:10 LVPECL With Selectable Input Clock Driver datasheet PDF | HTML 2025. 9. 18
* 방사능 및 안정성 보고서 CDCLVP111-SEP Single-Event Effects (SEE) Radiation Report PDF | HTML 2025. 9. 24
* 방사능 및 안정성 보고서 CDCLVP111-SEP Production Flow and Reliability Report PDF | HTML 2025. 8. 22
* 방사능 및 안정성 보고서 ADC3683-SEP Total Ionizing Dose (TID) Radiation Report 2025. 2. 7
선택 가이드 TI Space Products (Rev. L) 2026. 3. 27
인증서 CDCLVP111SEPEVM EU Declaration of Conformity (DoC) 2025. 8. 22

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

CDCLVP111SEPEVM — CDCLVP111-SEP 평가 모듈

CDCLVP111-SEP 평가 모듈(EVM)은 다양한 전압 및 바이어스 구성에서 클록 버퍼를 평가할 수 있는 플랫폼을 제공합니다.
사용 설명서: PDF | HTML
지원되는 제품 및 하드웨어
재고 있음
제한:
??asset.out-of-stock-ti_ko_KR??
이용할 수 없음
설계 툴

PLLATINUMSIM-SW — PLL 루프 필터, 위상 잡음, 잠금 시간, 스퍼 시뮬레이션 툴

PLLATINUMSIM-SW는 사용자가 LMX 계열의 위상 고정 루프(PLL) 및 신시사이저를 포함하는 PLLatinum™ 집적 회로의 상세한 설계 및 시뮬레이션을 만들 수 있는 시뮬레이션 툴입니다.

지원되는 제품 및 하드웨어
패키지 핀 CAD 기호, 풋프린트 및 3D 모델
HLQFP (VFP) 32 Ultra Librarian
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상