DRA718
- Architecture designed for infotainment applications
- Video, image, and graphics processing support
- Full-HD video (1920 × 1080p, 60 fps)
- Multiple video input and video output
- 2D and 3D graphics
- Arm® Cortex®-A15 microprocessor subsystem
- C66x floating-point VLIW DSP
- Fully object-code compatible with C67x and C64x+
- Up to thirty-two 16 × 16-bit fixed-point multiplies per cycle
- Up to 512KB of on-chip L3 RAM
- Level 3 (L3) and Level 4 (L4) interconnects
- DDR3/DDR3L Memory Interface (EMIF)
module
- Supports up to DDR-1333 (667 MHz)
- Up to 2GB across single chip select
- Dual Arm® Cortex®-M4 Image Processing Units (IPU)
- IVA-HD subsystem
- Display
subsystem
- Display controller With DMA engine and up to three pipelines
- HDMI™ encoder: HDMI 1.4a and DVI 1.0 compliant
- 2D-graphics accelerator
(BB2D) subsystem
- Vivante® GC320 core
- Video Processing Engine (VPE)
- Single-core PowerVR™ SGX544 3D GPU
- One Video Input Port (VIP) module
- Support for up to four multiplexed input ports
- General-Purpose Memory Controller (GPMC)
- Enhanced Direct Memory Access (EDMA) controller
- 2-port gigabit ethernet (GMAC)
- Up to two external ports
- Sixteen 32-bit general-purpose timers
- 32-Bit MPU watchdog timer
- Six high-speed inter-integrated circuit (I2C) ports
- HDQ™/1-Wire® interface
- Ten configurable UART/IrDA/CIR modules
- Four Multichannel Serial Peripheral Interfaces (McSPI)
- Quad SPI Interface (QSPI)
- Media Local Bus Subsystem (MLBSS)
- Eight Multichannel Audio Serial Port (McASP) modules
- SuperSpeed USB 3.0 dual-role device
- High-speed USB 2.0 dual-role device
- High-speed USB 2.0 on-the-go
- Four MultiMedia Card/Secure Digital/Secure Digital Input Output Interfaces (MMC™/SD®/SDIO)
- PCI Express® 3.0 subsystems with two 5-Gbps
lanes
- One 2-lane Gen2-compliant port
- or two 1-lane Gen2-compliant ports
- Dual Controller Area Network (DCAN)
modules
- CAN 2.0B protocol
- MIPI® CSI-2 camera serial interface
- Up to 186 General-Purpose I/O (GPIO) pins
- Device security features
- Hardware crypto accelerators and DMA
- Firewalls
- JTAG lock
- Secure keys
- Secure ROM and boot
- Customer programmable keys
- Power, reset, and clock management
- On-chip debug with CTools technology
- 28-nm CMOS technology
- 17 mm × 17 mm, 0.65-mm pitch, 538-pin BGA (CBD)
The DRA71x processor is offered in a 538-ball, 17×17-mm, 0.65-mm ball pitch (0.8mm spacing rules can be used on signals) with Via Channel™ Array (VCA) technology, ball grid array (BGA) package.
The architecture is designed to deliver high-performance concurrencies for automotive applications in a cost-effective solution, providing full scalability from the DRA75x ("Jacinto 6 EP" and "Jacinto 6 Ex"), DRA74x "Jacinto 6" and DRA72x "Jacinto 6 Eco" family of infotainment processors, including graphics, voice, HMI, multimedia and smartphone projection mode capabilities.
Programmability is provided by a single-core Arm Cortex-A15 RISC CPU with Arm Neon™ extensions and a TI C66x VLIW floating-point DSP core. The Arm processor lets developers keep control functions separate from other algorithms programmed on the DSP and coprocessors, thus reducing the complexity of the system software.
Additionally, TI provides a complete set of development tools for the Arm, and DSP, including C compilers and a debugging interface for visibility into source code execution.
Cryptographic acceleration is available in all devices. All other supported security features, including support for secure boot, debug security and support for trusted execution environment are available on High-Security (HS) devices. For more information about HS devices, contact your TI representative.
The DRA71x Jacinto 6 Entry processor family is qualified according to the AEC-Q100 standard.
The device features a simplified power supply rail mapping which enables lower cost PMIC solutions.
The DRA71x processor is offered in a 538-ball, 17×17-mm, 0.65-mm ball pitch (0.8mm spacing rules can be used on signals) with Via Channel™ Array (VCA) technology, ball grid array (BGA) package.
The architecture is designed to deliver high-performance concurrencies for automotive applications in a cost-effective solution, providing full scalability from the DRA75x ("Jacinto 6 EP" and "Jacinto 6 Ex"), DRA74x "Jacinto 6" and DRA72x "Jacinto 6 Eco" family of infotainment processors, including graphics, voice, HMI, multimedia and smartphone projection mode capabilities.
Programmability is provided by a single-core Arm Cortex-A15 RISC CPU with Neon extensions and a TI C66x VLIW floating-point DSP core. The Arm processor lets developers keep control functions separate from other algorithms programmed on the DSP and coprocessors, thus reducing the complexity of the system software.
Additionally, TI provides a complete set of development tools for the Arm, and DSP, including C compilers and a debugging interface for visibility into source code execution.
Cryptographic acceleration is available in all devices. All other supported security features, including support for secure boot, debug security and support for trusted execution environment are available on High-Security (HS) devices. For more information about HS devices, contact your TI representative.
The DRA71x Jacinto 6 Entry processor family is qualified according to the AEC-Q100 standard.
The device features are simplified power supply rail mapping which enables lower cost PMIC solutions.
기술 자료
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
PROCESSOR-SDK-ANDROID-AUTOMOTIVE-DRA7X
Processor SDK Linux Automotive는 TI의 인포테인먼트 SoC의 Jacinto™ DRAx 제품군을 위한 기본 소프트웨어 개발 플랫폼입니다. 소프트웨어 프레임 워크를 통해 사용자는 차세대 자동차를 위한 기능이 풍부한 인포테인먼트 솔루션(재구성 가능한 디지털 계기판, 통합 콕핏, 차량 내 인포테인먼트, 텔레매틱스, 뒷좌석 엔터테인먼트 등)을 개발할 수 있습니다. SDK는 일반적인 Processor SDK 플랫폼을 기반으로 합니다.
주요 내용- (...)
PROCESSOR-SDK-LINUX-AUTOMOTIVE-DRA7X — PROCESSOR-SDK-LINUX-AUTOMOTIVE-DRA7X
Processor SDK Linux Automotive는 TI의 인포테인먼트 SoC의 Jacinto™ DRAx 제품군을 위한 기본 소프트웨어 개발 플랫폼입니다. 소프트웨어 프레임 워크를 통해 사용자는 차세대 자동차를 위한 기능이 풍부한 인포테인먼트 솔루션(재구성 가능한 디지털 계기판, 통합 콕핏, 차량 내 인포테인먼트, 텔레매틱스, 뒷좌석 엔터테인먼트 등)을 개발할 수 있습니다. SDK는 일반적인 Processor SDK 플랫폼을 기반으로 합니다.
주요 내용- (...)
PROCESSOR-SDK-RTOS-AUTOMOTIVE-DRA7X
Processor SDK Linux Automotive는 TI의 인포테인먼트 SoC의 Jacinto™ DRAx 제품군을 위한 기본 소프트웨어 개발 플랫폼입니다. 소프트웨어 프레임 워크를 통해 사용자는 차세대 자동차를 위한 기능이 풍부한 인포테인먼트 솔루션(재구성 가능한 디지털 계기판, 통합 콕핏, 차량 내 인포테인먼트, 텔레매틱스, 뒷좌석 엔터테인먼트 등)을 개발할 수 있습니다. SDK는 일반적인 Processor SDK 플랫폼을 기반으로 합니다.
주요 내용- (...)
SYSCONFIG — Standalone desktop version of SysConfig
CCStudio™ SysConfig is part of TI's extensive CCStudio™ development ecosystem and is a configuration tool that simplifies hardware and software configuration challenges to accelerate software development.
SysConfig provides an intuitive graphical user interface for configuring pins, peripherals, (...)
GHS-INTEGRITY-RTOS — Green Hills INTEGRITY RTOS
ICOMMS-SWS — CouthIT 산업용 통신 소프트웨어 엔지니어링 서비스
CouthIT의 Embedded Software Group은 TI Sitara 및 Jacinto 마이크로프로세서 및 마이크로컨트롤러를 위한 고성능 산업용 통신 소프트웨어 개발을 전문으로 합니다.
하드웨어가 가속화된 TI ICSS(산업용 통신 서브시스템) 및 TI CPSW(공통 플랫폼 이더넷 스위치)를 활용하여 CouthIT는 주요 산업용 통신 프로토콜의 최적화되고 즉시 양산 가능한 구현 솔루션을 제공합니다.
또한 고유한 애플리케이션 요구 사항을 충족하는 사용자 지정 및 통합 서비스를 제공하여 고객이 제품 개발을 가속화하는 (...)
MCOMMS-SWS — CouthIT Motor Control Software Engineering Services
CouthIT의 Embedded Software Group은 TI C55x, C64x+, C66x 및 C7x 디지털 신호 프로세서를 탑재한 TI Sitara, Jacinto 마이크로프로세서 및 마이크로컨트롤러를 위한 고성능 멀티미디어 펌웨어 및 소프트웨어 솔루션을 제공합니다.
이 팀은 업계 표준을 준수하며 즉시 사용 가능하고 고도로 최적화된 음성, 오디오 및 비디오 코덱을 제공합니다. 이러한 구현은 낮은 프로그램 및 데이터 메모리 공간, 낮은 CPU 사용률(초당 백만 명령수(MIPS)), 높은 실행 성능 및 뛰어난 전력 효율성을 (...)
VCTR-3P-MICROSAR — 마이크로컨트롤러 및 고성능 컴퓨터(HPC)용 벡터 MICROSAR AUTOSAR 소프트웨어
MICROSAR 및 DaVinci 제품군은 정교한 임베디드 소프트웨어 및 마이크로 컨트롤러 및 HPC를 위한 강력한 개발 툴로 ECU 개발을 간소화합니다. 고급 인프라 소프트웨어를 사용하면 ECU를 위한 최적의 기반을 만들고 관련 툴로 수반되는 모든 개발 작업을 간소화할 수 있습니다. MICROSAR 내장 소프트웨어는 AUTOSAR 클래식 및 적응형과 같은 관련 표준에 따라 개발되었습니다. 이 소프트웨어는 ISO 26262까지 ASIL D에 따른 안전 관련 애플리케이션에도 적합합니다. 또한, 지능형 사이버 보안 기능은 무단 액세스 (...)
CLOCKTREETOOL — Sitara, 오토모티브, 비전 분석 및 디지털 신호 프로세서용 클록 트리 툴
The Clock Tree Tool (CTT) for Sitara™ ARM®, Automotive, and Digital Signal Processors is an interactive clock tree configuration software that provides information about the clocks and modules in these TI devices. It allows the user to:
- Visualize the device clock tree
- Interact with clock tree (...)
TIDEP-01002 — Jacinto™ 차량용 프로세서를 갖춘 비용 최적화된 디지털 클러스터 오토모티브 레퍼런스 설계
Jacinto™ 차량용 프로세서 DCARD(디지털 클러스터 차량용 레퍼런스 디자인)는 재구성 가능한 디지털 클러스터 시스템을 위한 비용 최적화된 설계입니다. DCARD는 전체 시스템 BOM을 최적화하면서 1920x720 해상도 디스플레이에서 60fps 디지털 클러스터 솔루션을 구현할 수 있는 완전한 독립적 6계층 PCB 설계입니다. 또한 DCARD는 경고음, CAN 웨이크업 및 이더넷 연결을 위한 단일 존 오디오 출력도 지원합니다. 최종 제품 요구 사항을 기반으로 기능을 추가할 수 있습니다. 예를 들어, 카메라 입력은 후방 뷰 (...)
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| FCCSP (CBD) | 538 | Ultra Librarian |
주문 및 품질
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.