LMK00301
- 3:1 input multiplexer
- Two universal inputs operate up to 3.1GHz and accept lvpecl, lvds, cml, sstl, hstl, hcsl, or single-ended clocks
- One crystal input accepts 10MHz to 40Mhz crystal or single-ended clock
- Two banks with five differential outputs each
- LVPECL, LVDS, HCSL, or Hi-Z (selectable per bank)
- LVPECL additive jitter with LMK03806 clock source
at 156.25MHz:
- 20 fs RMS (10kHz to 1MHz)
- 51 fs RMS (12kHz to 20MHz)
- Frequency range:
- LVPECL (DC to 3100MHz)
- LVDS (DC to 2100MHz)
- HCSL (DC to 800MHz)
- LVCMOS (DC to 250MHz)
- Additive RMS Jitter after PCIe Filters:
- Gen 7: 9.38fs (LVPECL), 10.1fs (HCSL), 12.6fs (LVDS) (maxima)
- Gen 6: 13.4fs (LVPECL), 14.3fs (HCSL), 18.0fs (LVDS) (maxima)
- Gen 5: 21.8fs (LVPECL), 23.6fs (HCSL), 30.3fs (LVDS) (maxima)
- High PSRR: –65dBc (LVPECL) and –76dBc (LVDS) at 156.25MHz
- LVCMOS output with synchronous enable input
- Pin-controlled configuration
- VCC core supply: 3.3V ± 5%
- Three independent VCCO output supplies: 3.3V or 2.5V ± 5%
- Industrial temperature range: –40°C to +85°C
The LMK00301 is a 3GHz, 10-output differential fanout buffer intended for high-frequency, low-jitter clock and data distribution, and level translation. The input clock can be selected from two universal inputs or one crystal input. The selected input clock is distributed to two banks of five differential outputs and one LVCMOS output. Both differential output banks can be independently configured as LVPECL, LVDS, or HCSL drivers, or disabled. The LVCMOS output has a synchronous enable input for runt-pulse-free operation when enabled or disabled. The LMK00301 operates from a 3.3V core supply and three independent 3.3V or 2.5V output supplies.
The LMK00301 provides high performance, versatility, and power efficiency, making the device designed for replacing fixed-output buffer devices while increasing timing margin in the system. The LMK00301 offers a design spin, the LMK00301A, that does not have power supply sequencing requirements between the core and output supply domains.
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 | |
|---|---|---|---|---|---|---|
| * | 데이터 시트 | LMK00301 3GHz 10-Output Ultra-Low Additive Jitter Differential Clock Buffer and Level Translator datasheet (Rev. L) | PDF | HTML | 2026. 4. 15 | ||
| 애플리케이션 노트 | Sine to Square Wave Conversion Using Clock Buffers | PDF | HTML | 2024. 9. 3 | |||
| 애플리케이션 노트 | Clocking for PCIe Applications | PDF | HTML | 2023. 11. 28 | |||
| 애플리케이션 노트 | Clocking for Medical Ultrasound Systems (Rev. A) | PDF | HTML | 2020. 9. 30 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
LMK00301EVAL — LMK00301 평가 보드
The LMK00301 Evaluation Board allows functional and performance verification of the LMK00301 high-performance 1:10 differential fanout buffer device.
CLOCKDESIGNTOOL — Clock Design Tool Software
클록 설계 툴 소프트웨어는 타이밍 디바이스 솔루션의 부품 선택, 루프 필터 설계 및 시뮬레이션에 도움이 됩니다. 원하는 출력 주파수와 레퍼런스 주파수(옵션)를 입력하면 도구는 지정된 요구 사항, 디바이더 값 및 지터를 최소화하기 위한 권장 루프 필터를 충족하는 TI 디바이스를 제공합니다.
CLOCKDESIGNTOOL 튜토리얼 비디오
어떤 소프트웨어를 사용하나요?
제품 | 루프 필터 및 장치 구성 + 시뮬레이션 | 시뮬레이션 툴 | 장치 등록 (...) |
CLOCK-TREE-ARCHITECT — 클록 트리 아키텍트 프로그래밍 소프트웨어
클록 트리 아키텍트는 시스템 요구 사항에 따라 클록 트리 솔루션을 생성하여 설계 프로세스를 간소화하는 클록 트리 합성 툴입니다. 이 툴은 광범위한 클로킹 제품 데이터베이스에서 데이터를 가져와 시스템 수준의 다중 칩 클로킹 솔루션을 생성합니다.
PLLATINUMSIM-SW — PLL 루프 필터, 위상 잡음, 잠금 시간, 스퍼 시뮬레이션 툴
PLLATINUMSIM-SW는 사용자가 LMX 계열의 위상 고정 루프(PLL) 및 신시사이저를 포함하는 PLLatinum™ 집적 회로의 상세한 설계 및 시뮬레이션을 만들 수 있는 시뮬레이션 툴입니다.
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| WQFN (RHS) | 48 | Ultra Librarian |
주문 및 품질
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.