LMK03328
- Ultra-low noise, high performance
- Jitter: 100fs RMS typical, FOUT > 100MHz
- PSNR: –80dBc, robust supply noise immunity
- Flexible device options
- Up to 8 AC-LVPECL, AC-LVDS, AC-CML, HCSL or LVCMOS outputs, or any combination
- Pin mode, I2C mode, and EEPROM mode
- 71-pin selectable pre-programmed default start-up options
- Dual inputs with automatic or
manual selection
- Crystal input: 10MHz to 52MHz
- External input: 1MHz to 300MHz
- Frequency margining options
- Fine frequency margining (±50ppm typical) using low-cost pullable crystal reference
- Glitchless coarse frequency margining (%) using output dividers
- Other features
- Supply: 3.3V core, 1.8V, 2.5V, 3.3V output
- Industrial temperature range (–40°C to 85°C)
- Package: 7mm × 7mm 48-WQFN
The LMK03328 device is an ultra-low-noise clock generator that has two fractional-N frequency synthesizers with integrated VCOs, flexible clock distribution and fan-out, and pin-selectable configuration states stored in an on-chip EEPROM. The device can generate multiple clocks for various multi-gigabit serial interfaces and digital devices, which can reduce the BOM cost and board area, and can improve reliability by replacing multiple oscillators and clock distribution devices. The ultra-low-jitter reduces bit error rate (BER) in high-speed serial links.
관심 가지실만한 유사 제품
다른 핀 출력을 지원하지만 비교 대상 장치와 동일한 기능.
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 |
|---|---|---|---|---|---|
| * | 데이터 시트 | LMK03328 Ultra-Low Jitter Clock Generator With Two Independent PLLs, Eight Outputs, Integrated EEPROM datasheet (Rev. E) | PDF | HTML | 2024. 9. 17 | |
| 애플리케이션 노트 | Clocking for PCIe Applications | PDF | HTML | 2023. 11. 28 | ||
| 기술 문서 | Clock tree fundamentals: finding the right clocking devices for your design | PDF | HTML | 2021. 3. 24 | ||
| 애플리케이션 노트 | Clocking for Medical Ultrasound Systems (Rev. A) | PDF | HTML | 2020. 9. 30 | ||
| 기술 문서 | Can a clock generator act as a jitter cleaner? | PDF | HTML | 2017. 3. 23 | ||
| 기술 문서 | The five benefits of multifaceted clocking devices | PDF | HTML | 2016. 5. 17 | ||
| 기술 문서 | Complete clock-tree solutions that make a hardware designer’s life easier | PDF | HTML | 2016. 3. 10 | ||
| 애플리케이션 노트 | Clocking High Speed Serial Links with LMK033X8 (Rev. A) | 2016. 1. 7 | |||
| 애플리케이션 노트 | Frequency Margining Using TI High-Performance Clock Generators (Rev. A) | 2015. 12. 12 | |||
| 기술 문서 | How to select an optimal clocking solution for your FPGA-based design | PDF | HTML | 2015. 12. 9 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
LMK03328EVM — LMK03328EVM 초저지터 클록 제너레이터 EVM(PLL 2개, 차동 출력 8개, 입력 2개 지원)
LMK03328EVM 평가 모듈은 듀얼 PLL, 8개 출력, 2개 입력 및 통합 EEPROM을 갖춘 텍사스 인스트루먼트 LMK03328 초저지터 클록 생성기의 100fs RMS 지터 성능 및 핀/소프트웨어 구성 모드 및 기능을 평가할 수 있는 완전한 클로킹 플랫폼을 제공합니다.
LMK03328EVM은 규정 준수 테스트, 성능 평가 및 초기 시스템 프로토타이핑을 위한 유연한 멀티 출력 클록 소스로 사용할 수 있습니다. 에지-런치 SMA 포트는 상업적으로 사용 가능한 동축 케이블, 어댑터 또는 발룬(미포함)을 사용하여 장비 및 레퍼런스 (...)
SNAC069 — LMK03328EVM Default EEPROM Image File
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
텍사스 인스트루먼트 클록 및 신시사이저(TICS) Pro 소프트웨어는 다음 접두사를 사용하여 제품 번호의 평가 모듈(EVM)을 프로그래밍하는 데 사용됩니다. CDC, LMK 및 LMX. 이러한 제품에는 위상 동기 루프 및 전압 제어 오실레이터(PLL+VCO), 신시사이저 및 클로킹 디바이스가 포함되어 있습니다.
CLOCK-TREE-ARCHITECT — 클록 트리 아키텍트 프로그래밍 소프트웨어
클록 트리 아키텍트는 시스템 요구 사항에 따라 클록 트리 솔루션을 생성하여 설계 프로세스를 간소화하는 클록 트리 합성 툴입니다. 이 툴은 광범위한 클로킹 제품 데이터베이스에서 데이터를 가져와 시스템 수준의 다중 칩 클로킹 솔루션을 생성합니다.
PLLATINUMSIM-SW — PLL 루프 필터, 위상 잡음, 잠금 시간, 스퍼 시뮬레이션 툴
PLLATINUMSIM-SW는 사용자가 LMX 계열의 위상 고정 루프(PLL) 및 신시사이저를 포함하는 PLLatinum™ 집적 회로의 상세한 설계 및 시뮬레이션을 만들 수 있는 시뮬레이션 툴입니다.
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| WQFN (RHS) | 48 | Ultra Librarian |
주문 및 품질
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.