LMK05318
- Ultra-low jitter BAW VCO based Ethernet clocks
- 32fs typical RMS jitter at 312.5MHz with 4MHz 1st order high-pass filter (HPF)
- 44fs typical RMS jitter at 156.25MHz with 4MHz 1st order HPF
- 50fs typical/ 80fs maximum RMS jitter at 312.5MHz
- 60fs typical/ 90fs maximum RMS jitter at 156.25MHz
- One high-performance Digital Phase-Locked Loop (DPLL) paired with two Analog Phase-Locked Loops (APLLs):
- 1mHz to 4kHz programmable DPLL loop bandwidth
- < 1ppt per step DCO adjustment for IEEE 1588 PTP clock steering
- Two differential or single-ended DPLL inputs
- 2MHz to 800MHz input frequency
- Digital holdover and hitless switching
- Eight differential outputs with programmable AC-LVPECL, AC-CML,
AC-LVDS, HSCL, and 1.8V LVCMOS output formats.
- 2MHz to 800MHz input frequency
- PCIe Gen 1 to 6 compliant
- I2C, 3-wire SPI, or 4-wire SPI
- 3.3V core supply and 1.8V, 2.5V, or 3.3V output supply
- –40°C to +85°C operating temperature
The LMK05318 is high-performance network synchronizer and jitter cleaner designed to meet the stringent requirements of Ethernet-based networking applications.
The device integrates one DPLL and two APLLs to provide hitless switching and jitter attenuation using the programmable loop bandwidths (LBWs) with one external loop filter capacitor to maximize the flexibility and ease of use.
APLL1 features an ultra-high performance PLL with TI’s proprietary Bulk Acoustic Wave (BAW) technology in VCO1 and can generate 312.5MHz output clocks with 50fs typical RMS jitter (12kHz to 20MHz) irrespective of the DPLL reference input frequency and jitter characteristics. APLL2 features a conventional LC VCO to provide options for a second frequency and/or synchronization domain.
The integrated EEPROM can be used for custom system configurations on start-up. Internal LDO regulators provide excellent power supply noise rejection (PSNR) to reduce the cost and complexity of the power delivery network.
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 |
|---|---|---|---|---|---|
| * | 데이터 시트 | LMK05318 1-DPLL 2-APLL 2-IN 8-OUT Network Synchronizer With BAW VCO for Ethernet-Based Networking Applications datasheet (Rev. C) | PDF | HTML | 2026. 5. 13 | |
| 애플리케이션 노트 | Termination Guidelines for Differential and Single-Ended Signals | PDF | HTML | 2025. 12. 10 | ||
| 기술 문서 | Solving synchronization challenges in Industrial Ethernet | PDF | HTML | 2019. 7. 19 | ||
| 사용 설명서 | LMK05318 Registers (Rev. A) | 2019. 7. 8 | |||
| 기술 문서 | TI BAW resonator innovation puts time on your side | PDF | HTML | 2019. 3. 5 | ||
| 기술 문서 | Are you ready for BAW? | PDF | HTML | 2019. 2. 27 | ||
| 애플리케이션 노트 | Understanding clocking needs for high-speed 56G PAM-4 serial links (Rev. A) | 2019. 2. 22 | |||
| 애플리케이션 노트 | Supported synchronization modes for TI network synchronizers (Rev. A) | 2019. 2. 22 | |||
| 애플리케이션 노트 | ITU-T G.8262 compliance test results for the LMK05318 (Rev. A) | 2019. 2. 22 | |||
| 백서 | TI BAW technology enables ultra-low jitter clocks for high-speed networks | 2019. 2. 17 | |||
| 애플리케이션 노트 | How to use the LMK05318 as a jitter cleaner | 2019. 1. 16 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
텍사스 인스트루먼트 클록 및 신시사이저(TICS) Pro 소프트웨어는 다음 접두사를 사용하여 제품 번호의 평가 모듈(EVM)을 프로그래밍하는 데 사용됩니다. CDC, LMK 및 LMX. 이러한 제품에는 위상 동기 루프 및 전압 제어 오실레이터(PLL+VCO), 신시사이저 및 클로킹 디바이스가 포함되어 있습니다.
CLOCK-TREE-ARCHITECT — 클록 트리 아키텍트 프로그래밍 소프트웨어
클록 트리 아키텍트는 시스템 요구 사항에 따라 클록 트리 솔루션을 생성하여 설계 프로세스를 간소화하는 클록 트리 합성 툴입니다. 이 툴은 광범위한 클로킹 제품 데이터베이스에서 데이터를 가져와 시스템 수준의 다중 칩 클로킹 솔루션을 생성합니다.
PLLATINUMSIM-SW — PLL 루프 필터, 위상 잡음, 잠금 시간, 스퍼 시뮬레이션 툴
PLLATINUMSIM-SW는 사용자가 LMX 계열의 위상 고정 루프(PLL) 및 신시사이저를 포함하는 PLLatinum™ 집적 회로의 상세한 설계 및 시뮬레이션을 만들 수 있는 시뮬레이션 툴입니다.
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| VQFN (RGZ) | 48 | Ultra Librarian |
주문 및 품질
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.