SN74LV08A

활성

4채널 2입력 2V~5.5V 고속(7ns) AND 게이트

제품 상세 정보

Technology family LV-A Number of channels 4 Inputs per channel 2 IOL (max) (mA) 12 IOH (max) (mA) -12 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Data rate (max) (Mbps) 70 Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LV-A Number of channels 4 Inputs per channel 2 IOL (max) (mA) 12 IOH (max) (mA) -12 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Data rate (max) (Mbps) 70 Rating Catalog Operating temperature range (°C) -40 to 125
TSSOP (PW) 14 32 mm² (5 mm × 6.4 mm) SOP (NS) 14 79.56 mm² (10.2 mm × 7.8 mm) SOIC (D) 14 51.9 mm² (8.65 mm × 6 mm) VQFN (RGY) 14 12.25 mm² (3.5 mm × 3.5 mm) TVSOP (DGV) 14 23.04 mm² (3.6 mm × 6.4 mm) SSOP (DB) 14 48.36 mm² (6.2 mm × 7.8 mm)
  • 2V to 5.5V VCC operation
  • Max tpd of 7ns at 5V
  • Typical VOLP (output ground bounce) < 0.8V at VCC = 3.3V, TA = 25°C
  • Typical VOHV (output VOH undershoot) > 2.3V at VCC = 3.3V, TA = 25°C
  • Support mixed-mode voltage operation on all ports
  • Ioff supports live insertion, partial-power-down mode, and back-drive protection
  • Latch-up performance exceeds 250mA per JESD 17
  • 2V to 5.5V VCC operation
  • Max tpd of 7ns at 5V
  • Typical VOLP (output ground bounce) < 0.8V at VCC = 3.3V, TA = 25°C
  • Typical VOHV (output VOH undershoot) > 2.3V at VCC = 3.3V, TA = 25°C
  • Support mixed-mode voltage operation on all ports
  • Ioff supports live insertion, partial-power-down mode, and back-drive protection
  • Latch-up performance exceeds 250mA per JESD 17

This quadruple 2-input positive-AND gate is designed for 2V to 5.5V VCC operation. The SN74LV08A device performs the Boolean function Y = A • B or Y = /A + /B in positive logic.

This quadruple 2-input positive-AND gate is designed for 2V to 5.5V VCC operation. The SN74LV08A device performs the Boolean function Y = A • B or Y = /A + /B in positive logic.

다운로드 스크립트와 함께 비디오 보기 비디오

기술 자료

검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
1개 모두 보기
상위 문서 유형 직함 형식 옵션 최신 영어 버전 다운로드 날짜
* 데이터 시트 SN74LV08A Quadruple 2-Input Positive-AND Gates datasheet (Rev. N) PDF | HTML 2025. 9. 3

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

14-24-LOGIC-EVM — 14핀~24핀 D, DB, DGV, DW, DYY, NS 및 PW 패키지용 로직 제품 일반 평가 모듈

14-24-LOGIC-EVM 평가 모듈(EVM)은 14핀~24핀 D, DW, DB, NS, PW, DYY 또는 DGV 패키지에 있는 모든 로직 장치를 지원하도록 설계되었습니다.

사용 설명서: PDF | HTML
지원되는 제품 및 하드웨어
재고 있음
제한:
??asset.out-of-stock-ti_ko_KR??
이용할 수 없음
평가 보드

14-24-NL-LOGIC-EVM — 14핀~24핀 비 리드 패키지용 로직 제품 일반 평가 모듈

14-24-NL-LOGIC-EVM은 14핀~24핀 BQA, BQB, RGY, RSV, RJW 또는 RHL 패키지가 있는 로직 또는 변환 장치를 지원하도록 설계된 유연한 평가 모듈(EVM)입니다.

사용 설명서: PDF | HTML
지원되는 제품 및 하드웨어
재고 있음
제한:
??asset.out-of-stock-ti_ko_KR??
이용할 수 없음
시뮬레이션 모델

SN74LV08A Behavioral SPICE Model

SCLM190.ZIP (7 KB) - PSpice 모델
지원되는 제품 및 하드웨어
시뮬레이션 모델

SN74LV08A IBIS Model

SCEM122.ZIP (16 KB) - IBIS 모델
지원되는 제품 및 하드웨어
시뮬레이션 모델

SN74LV08A PSPICE MODEL

SCEM568.ZIP (1 KB) - PSpice 모델
지원되는 제품 및 하드웨어
레퍼런스 디자인

TIDA-01365 — 양방향 RS-485 팬 아웃 허브 레퍼런스 디자인

양방향 RS-485 팬아웃 허브 레퍼런스 설계(TIDA-01365)는 1:N 및 N:1 RS-485 신호가 모든 버스 토폴로지에서 안팎으로 집계되는 RS-485 팬아웃 허브 설계를 문서화 및 테스트합니다. 또한 이 설계는 마이크로컨트롤러의 핀 수를 줄이기 위한 자동 방향 제어와 산업용 애플리케이션에서 흔히 볼 수 있는 24V DC 레일을 사용하는 DC-DC 컨버터가 특징입니다.
지원되는 제품 및 하드웨어
패키지 CAD 기호, 풋프린트 및 3D 모델
TSSOP (PW) 14 Ultra Librarian
SOP (NS) 14 Ultra Librarian
SOIC (D) 14 Ultra Librarian
VQFN (RGY) 14 Ultra Librarian
TVSOP (DGV) 14 Ultra Librarian
SSOP (DB) 14 Ultra Librarian

주문 및 품질

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상