SN74LVC1G14
- Latch-up performance exceeds 100mA per JESD 78, Class II
- ESD protection exceeds JESD 22
- 2000V human-body model (A114-A)
- 200V machine model (A115-A)
- 1000V charged-device model (C101)
- Available in the Texas Instruments NanoFree™ package
- Supports 5V VCC operation
- Inputs accept voltages to 5.5V
- Maximum tpd of 4.6ns at 3.3V
- Low power consumption, 10µA maximum ICC
- ±24mA output drive at 3.3V
- Ioff supports partial-power-down mode operation
This single Schmitt-trigger inverter is designed for 1.65V to 5.5V VCC operation.
The SN74LVC1G14 device contains one inverter and performs the Boolean function Y = A. The device functions as an independent inverter with Schmitt-trigger inputs, so the device has different input threshold levels for positive-going (VT+) and negative-going (VT–) signals to provide hysteresis (ΔVT) which makes the device tolerant to slow or noisy input signals.
NanoFree™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.
This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs when the device is powered down. This inhibits current backflow into the device which prevents damage to the device.
관심 가지실만한 유사 제품
비교 대상 장치와 동일한 기능을 지원하는 핀 대 핀.
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 |
|---|---|---|---|---|---|
| * | 데이터 시트 | SN74LVC1G14 Single Schmitt-Trigger Inverter datasheet (Rev. AA) | PDF | HTML | 2025. 10. 28 | |
| Application brief | Understanding Schmitt Triggers (Rev. B) | PDF | HTML | 2025. 4. 17 | ||
| Product overview | Generate an Enable Signal that can be Toggled | PDF | HTML | 2023. 6. 14 | ||
| Product overview | Generate a Power-On Reset Pulse | PDF | HTML | 2023. 6. 14 | ||
| Application brief | Enabling Optimal Solar Inverter Power Stage Designs with Logic | PDF | HTML | 2021. 8. 17 | ||
| 애플리케이션 노트 | Designing and Manufacturing with TI's X2SON Packages | 2017. 8. 23 | |||
| 백서 | Solving CMOS Transition Rate Issues Using Schmitt Trigger Solution (Rev. A) | 2017. 5. 1 | |||
| 애플리케이션 노트 | Use of the CMOS Unbuffered Inverter in Oscillator Circuits | 2003. 11. 6 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
5-8-LOGIC-EVM — 5핀~8핀 DCK, DCT, DCU, DRL 및 DBV 패키지용 일반 논리 평가 모듈
5-8-NL-LOGIC-EVM — 5-8핀 DPW, DQE, DRY, DSF, DTM, DTQ 및 DTT 패키지를 지원하는 일반 로직 및 변환 EVM
DTT, DRY, DPW, DTM, DQE, DQM, DSF 또는 DTQ 패키지가 있는 로직 또는 변환 디바이스를 지원하도록 설계된 일반 EVM. 보드 설계는 유연한 평가가 가능합니다.
많은 TI 레퍼런스 설계에는 SN74LVC1G14이(가) 포함됩니다.
레퍼런스 디자인 선택 툴을 사용하여 애플리케이션 및 매개 변수에 가장 적합한 설계를 검토하고 식별할 수 있습니다.
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| X2SON (DSF) | 6 | Ultra Librarian |
| SOT-5X3 (DRL) | 5 | Ultra Librarian |
| SOT-SC70 (DCK) | 5 | Ultra Librarian |
| SOT-23 (DBV) | 5 | Ultra Librarian |
| DSBGA (YZV) | 4 | Ultra Librarian |
| DSBGA (YZP) | 5 | Ultra Librarian |
| USON (DRY) | 6 | Ultra Librarian |
| X2SON (DPW) | 5 | Ultra Librarian |