CDCLVC1104
- High-Performance 1:2, 1:3, 1:4, 1:6, 1:8, 1:10, 1:12 LVCMOS Clock Buffer Family
- Very Low Pin-to-Pin Skew < 50 ps
- Very Low Additive Jitter < 100 fs
- Supply Voltage: 3.3 V or 2.5 V
- fmax = 250 MHz for 3.3 V
fmax = 180 MHz for 2.5 V - Operating Temperature Range: –40°C to 85°C
- Available in 8-, 14-, 16-, 20-, 24-Pin TSSOP Package (All Pin-Compatible)
The CDCLVC11xx is a modular, high-performance, low-skew, general-purpose clock buffer family from Texas Instruments.
The entire family is designed with a modular approach in mind. It is intended to round up TI’s series of LVCMOS clock generators.
Seven different fan-out variations, 1:2 to 1:12, are available. All of the devices are pin-compatible to each other for easy handling.
All family members share the same high performing characteristics such as low additive jitter, low skew, and wide operating temperature range.
The CDCLVC11xx supports an asynchronous output enable control (1G) which switches the outputs into a low state when 1G is low.
The CDCLVC11xx family operates in a 2.5-V and
3.3-V environment and are characterized for operation from –40°C
to 85°C.
技術文件
| 重要文件 | 類型 | 標題 | 格式選項 | 下載最新的英文版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 資料表 | CDCLVC11xx 3.3-V and 2.5-V LVCMOS High-Performance Clock Buffer Family datasheet (Rev. B) | PDF | HTML | 2017/2/24 | ||
| 應用說明 | Sine to Square Wave Conversion Using Clock Buffers | PDF | HTML | 2024/9/3 | |||
| 應用說明 | How to Apply 1.8-V Signals to 3.3-V CDCLVC11xx Fanout Clock Buffer | 2010/11/30 | ||||
| 使用指南 | Low-Additive, Phase-Noise LVCMOS Clock Buffer Evaluation Board | 2010/4/18 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
CDCLVC1104EVM — CDCLVC1104 評估模組
PP-SALB2-EVM — PP-SALB2-EVM 智慧放大器喇叭特性化基板評估模組 (學習板 2)
此電路板支援：TAS2555YZEVM、TAS2557EVM 及 TAS2559EVM。
智慧型放大器喇叭特性化基板與支援的 TI 智慧型放大器和 PurePath Console 軟體一起使用時，可讓使用者測量喇叭偏移、溫度及其他參數，以搭配 TI 智慧型放大器產品使用。 整個解決方案提供方便使用的逐步程序，引導您完成整個喇叭特性化程序。 完成特性化後，喇叭參數會自動載入 PurePath Console 中，以便開始進行微調，並透過喇叭保護功能獲得最佳音質。
CLOCK-TREE-ARCHITECT — 時鐘樹架構程式設計軟體
時鐘樹架構是一款時鐘樹合成工具，可根據您的系統需求產生時鐘樹解決方案，進而簡化您的設計流程。此工具可從廣泛的計時產品資料庫中汲取資料，產生系統級多晶片計時解決方案。
PLLATINUMSIM-SW — PLL 迴路濾波器、相位雜訊、鎖定時間與雜散模擬工具
PLLATINUMSIM-SW 為一模擬工具，可讓使用者建立 PLLatinum™ 積體電路的詳細設計和模擬，包括 LMX 系列的相位鎖定迴路 (PLL) 及合成器。
TIDA-00738 — 採用分流器且適用於保護繼電器的擴展式電流和電壓量測參考設計
此參考設計展示了使用單一分流和電壓測量 AMC1304Mx5 隔離式 ΔΣ 調變器擴展電流測量範圍的獨特方法。仔細選擇可將功耗降到最低的低值分流電阻器，加上低雜訊的前端放大器，以及引入兩個增益路徑，即可延伸上下電流限制。 透過將調變器輸出介接至執行 Sinc3 濾波的 AM437x 主機處理器，電流和電壓測量的準確度可達到 <± 0.5%。
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| TSSOP (PW) | 8 | Ultra Librarian |
訂購與品質
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。