PLLATINUMSIM-SW
德州儀器 (TI) PLLatinum Simulator Tool
PLLATINUMSIM-SW
概覽
PLLATINUMSIM-SW 為一模擬工具,可讓使用者建立 PLLatinum™ 積體電路的詳細設計和模擬,包括 LMX 系列的相位鎖定迴路 (PLL) 及合成器。
特點
- 根據電流、成本、相位雜訊及封裝進行零件選擇
- 被動式與主動式濾波器的過濾設計,最高可到第四階
- 相位雜訊模擬包含 PLL、分數引擎、電壓控制振盪器 (VCO)、輸入、分頻器及迴路濾波器
- 模擬含相位偵測器和分數的突波
- 模擬包括 VCO 數位校準時間在內的鎖定時間
- 詳細的波德圖模擬
下載項目
設計工具
PLLATINUMSIM-SW — PLL 迴路濾波器、相位雜訊、鎖定時間與雜散模擬工具
支援產品和硬體
產品
RF PLL 與合成器
振盪器
時鐘抖動清除器
時鐘產生器
時鐘緩衝器
硬體開發
開發板
PLLATINUMSIM-SW — PLL 迴路濾波器、相位雜訊、鎖定時間與雜散模擬工具
產品
RF PLL 與合成器
振盪器
時鐘抖動清除器
時鐘產生器
時鐘緩衝器
硬體開發
開發板
版本資訊
Added cascaded phase noise analysis
最新功能
- Added cascaded phase noise analysis
您可能需要的其他資源
設計工具
PLLATINUMSIM-SW — PLL 迴路濾波器、相位雜訊、鎖定時間與雜散模擬工具
支援產品和硬體
產品
RF PLL 與合成器
振盪器
時鐘抖動清除器
時鐘產生器
時鐘緩衝器
硬體開發
開發板
PLLATINUMSIM-SW — PLL 迴路濾波器、相位雜訊、鎖定時間與雜散模擬工具
產品
RF PLL 與合成器
振盪器
時鐘抖動清除器
時鐘產生器
時鐘緩衝器
硬體開發
開發板
版本資訊
Added cascaded phase noise analysis
最新功能
- Added cascaded phase noise analysis