開發模組 (EVM) 的 GUI
LMH6401
- 3-dB Bandwidth: 4.5 GHz at 26-dB Gain
- Gain Range: –6 dB to 26 dB in 1-dB Steps
- Differential Input Impedance: 100 Ω
- Differential Output with Common-Mode Control
- Distortion at Max Gain (VO = 2 VPPD, RL = 200 Ω):
- 200 MHz: HD2 at –73 dBc, HD3 at –80 dBc
- 500 MHz: HD2 at –68 dBc, HD3 at –72 dBc
- 1 GHz: HD2 at –63 dBc, HD3 at –63 dBc
- 2 GHz: HD2 at –58 dBc, HD3 at –54 dBc
- Output IP3:
- 43 dBm at 200 MHz
- 33 dBm at 1 GHz
- 27 dBm at 2 GHz
- Output IP2:
- 67 dBm at 200 MHz
- 60 dBm at 1 GHz
- 52 dBm at 2 GHz
- 8-dB Noise Figure at 1 GHz, RS = 100 Ω
- 82-ps Rise, Fall Time Pulse Response
- Supply Operation: 5.0 V at 69 mA
- Supports Single- and (±) Split-Supply Operation:
- DC- and AC-Coupled Applications
- Fabricated on an Advanced Complementary BiCMOS Process
- 3-mm × 3-mm UQFN-16 Package
The LMH6401 is a wideband, digitally-controlled, variable-gain amplifier (DVGA) designed for dc to radio frequency (RF), intermediate frequency (IF), and high-speed time-domain applications. The device is an ideal analog-to-digital converter (ADC) driver for dc- or ac-coupled applications that require an automatic gain control (AGC).
Noise and distortion performance is optimized to drive ultra-wideband ADCs. The amplifier has an 8-dB noise figure at maximum gain and a –63-dBc harmonic distortion at 1 GHz for full-scale signal levels. The device supports both single- and split-supply operation for driving an ADC. A common-mode reference input pin is provided to align the amplifier output common-mode with the ADC input requirements.
Gain control is performed via an SPI™ interface, allowing a 32-dB gain range from –6 dB to 26 dB in 1-dB steps. A power-down feature is also available through the external PD pin or SPI control.
This level of performance is achieved at a low power level of 345 mW. The operating ambient temperature range is –40°C to 85°C.
技術文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 6 | 類型 | 標題 | 日期 | ||
|---|---|---|---|---|
| * | Data sheet | LMH6401 DC to 4.5 GHz, Fully-Differential, Digital Variable-Gain Amplifier datasheet (Rev. A) | PDF | HTML | 2015年 5月 19日 |
| E-book | The Signal e-book: A compendium of blog posts on op amp design topics | 2017年 3月 28日 | ||
| Application note | ADC32RF45: Amplifier to ADC Interface (Rev. A) | 2016年 9月 7日 | ||
| Technical article | Disentangle RF amplifier specs: output voltage/current and 1dB compression point | PDF | HTML | 2016年 6月 9日 | |
| Technical article | Disentangle RF amplifier specs: intermodulation distortion and intercept points | PDF | HTML | 2016年 4月 19日 | |
| Technical article | Disentangling RF amplifier specs: amplifier spot noise vs. noise figure | PDF | HTML | 2016年 2月 5日 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
開發板
LMH6401EVM — LMH6401 評估模組
The LMH6401 Evaluation module (EVM) is used to evaluate the single LMH6401, digitally-controlled variable-gain amplifier (DVGA) in a 16-lead high-performance RF package. The EVM is designed to quickly and easily demonstrate the functionality and performance of LMH6401 across all the gain (...)
使用指南: PDF
參考設計
TIDA-01022 — 適用於 DSO、雷達和 5G 無線測試系統的靈活 3.2-GSPS 多通道 AFE 參考設計
此高速多通道資料擷取參考設計可實現最佳系統性能。系統設計師需考量如高速多通道時脈產生的時脈抖動和偏斜等重要設計參數，這會影響整體系統 SNR、SFDR、通道對通道偏斜和確定性延遲。此參考設計展示了使用 JESD204B 高速資料轉換器、高速放大器、高性能時脈和低雜訊電源解決方案的多通道 AFE 和時脈解決方案，以實現最佳系統性能
參考設計
TIDA-01028 — 適用於高速示波器和寬頻帶數位器的 12.8-GSPS 類比前端參考設計
此參考設計提供交錯式射頻取樣類比數位轉換器 (ADC) 的實際範例，以達到 12.8-GSPS 取樣率。這是透過兩個射頻取樣 ADC 的時間交錯而達成。交錯需要在 ADC 之間進行相位偏移，此參考設計利用 ADC12DJ3200 的無雜訊孔徑延遲調整（tAD 調整）功能來實現此目標。此功能也可用於將交錯式 ADC 的典型不匹配降到最低：將 SNR、ENOB 和 SFDR 性能最大化。此參考設計也具備支援 JESD204B 的低相位雜訊時脈樹。使用 LMX2594 寬頻 PLL 和 LMK04828 合成器和抖動消除器來執行實作。
參考設計
TIDA-010128 — 適用於 12 位元數位器的可擴充 20.8 GSPS 參考設計
此參考設計說明採用時間交錯配置的射頻取樣類比數位轉換器 (ADC) 的 20.8GSPS 取樣系統。時間交錯法是一種經過實證的傳統提升取樣率方式，然而，匹配個別 ADC 偏移、增益與取樣時間不匹配是實現性能的關鍵。交錯的複雜性會隨著取樣時脈較高而增加。ADC 間的相位匹配是實現更佳 SFDR 和 ENOB 的關鍵規格之一。此參考設計使用 ADC12DJ5200RF 上的無雜訊孔徑延遲調整功能，並具備 19fs 精密相位控制步驟，可簡化 20.8GSPS 交錯之執行。此參考設計採用以 LMK04828 和 LMX2594 為基礎的板載低雜訊 JESD204B 時脈鐘產生器，符合 12 (...)
參考設計
TIDA-010122 — 適用於多通道射頻系統的參考設計同步數據轉換器 DDC 和 NCO 功能
此參考設計可解決與新興 5G 適配應用相關，例如大規模多輸入多輸出 (mMIMO)、相位陣列雷達與通訊酬載等應用相關的同步設計挑戰。一般 RF 前端包含天線、低雜訊放大器 (LNA)、混波器、類比網域中的本地振盪器 (LO) 及類比轉數位轉換器、數值控制振盪器 (NCO) 和數位降轉換器 (DDC)。為了達到整體系統同步化，這些數位區塊必須與系統時鐘同步。本參考設計採用 ADC12DJ3200 資料轉換器，透過同步處理晶片內建 NCO 與 SYNC ~ 並使用無雜訊孔徑延遲調整 (tAD 調整) 功能，在多個接收器之間達到小於 5-ps 的頻道間偏斜的效果，以進一步降低偏斜。此設計也具備搭載 (...)
參考設計
TIDA-00823 — 具有 AC 與 DC 耦合固定增益放大器的 16 位元 1 GSPS 數位器參考設計
此參考設計探討超寬頻固定增益高速放大器 LMH3401 的使用與性能，可驅動高速類比轉數位轉換器 (ADC) ADS54J60 裝置。此設計討論並測量了共模電壓、電源供應器和介面的不同選項，包含 AC 耦合和 DC 耦合，可滿足各種應用的需求。
參考設計
TIDA-00826 — 50 Ohm 2 GHz 示波器前端參考設計
This reference design is part of an analog front-end for 50Ω-input oscilloscope application. System designers can readily use this evaluation platform to process input signals from DC to 2 GHz in both frequency-domain and time-domain applications.
參考設計
TIDA-00822 — 具有 AC 與 DC 耦合可變增益放大器的 16 位元 1 GSPS 數位器參考設計
This reference design discusses the use and performance of the Digital Variable-Gain high-speed amplifier, the LMH6401, to drive the high-speed analog-to-digital converter (ADC), the ADS54J60 device. Different options for common-mode voltages, power supplies, and interfaces are discussed and (...)
參考設計
TIDA-00654 — 串接 LMH5401 和 LMH6401 參考設計
A wideband single-ended to differential conversion reference design in both DC- and AC- coupled applications is presented. The design evaluates the performance of the LMH5401 and LMH6401 cascade and offers insight into the design.
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| UQFN-HR (RMZ) | 16 | Ultra Librarian |
訂購與品質
內含資訊：
- RoHS
- REACH
- 產品標記
- 鉛塗層/球物料
- MSL 等級/回焊峰值
- MTBF/FIT 估算值
- 材料內容
- 認證摘要
- 進行中持續性的可靠性監測
內含資訊：
- 晶圓廠位置
- 組裝地點
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。