LMK00304
- 3:1 Input
Multiplexer
- Two Universal Inputs Operate up to 3.1 GHz and Accept LVPECL, LVDS, CML, SSTL, HSTL, HCSL, or Single-Ended Clocks
- One Crystal Input Accepts a 10-MHz to 40-MHz Crystal or Single-Ended Clock
- Two
Banks With 2 Differential Outputs Each
- LVPECL, LVDS, HCSL, or Hi-Z (Selectable)
- LVPECL Additive Jitter with LMK03806 Clock Source at 156.25
MHz:
- 20 fs RMS (10 kHz to 1 MHz)
- 51 fs RMS (12 kHz to 20 MHz)
- High PSRR: –65 / –76 dBc (LVPECL/LVDS) at 156.25 MHz
- LVCMOS Output with Synchronous Enable Input
- Pin-Controlled Configuration
- VCC Core Supply: 3.3 V ± 5%
- 3 Independent VCCO Output Supplies: 3.3 V/2.5 V ± 5%
- Industrial Temperature Range: –40°C to +85°C
- 32-lead WQFN (5 mm × 5 mm)
The LMK00304 is a 3-GHz 4-output differential fanout buffer intended for high-frequency, low-jitter clock/data distribution and level translation. The input clock can be selected from two universal inputs or one crystal input. The selected input clock is distributed to two banks of 2 differential outputs and one LVCMOS output. The differential output banks can be mutually configured as LVPECL, LVDS, or HCSL drivers, or disabled. The LVCMOS output has a synchronous enable input for runt-pulse-free operation when enabled or disabled. The LMK00304 operates from a 3.3 V core supply and 3 independent 3.3 V/2.5 V output supplies.
The LMK00304 provides high performance, versatility, and power efficiency, making it ideal for replacing fixed-output buffer devices while increasing timing margin in the system.
技術文件
| 重要文件 | 類型 | 標題 | 格式選項 | 下載最新的英文版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 資料表 | LMK00304 3-GHz 4-Output Ultra-Low Additive Jitter Differential Clock Buffer/Level Translator datasheet (Rev. G) | PDF | HTML | 2018/8/13 | ||
| 應用說明 | Sine to Square Wave Conversion Using Clock Buffers | PDF | HTML | 2024/9/3 | |||
| 應用說明 | Clocking for PCIe Applications | PDF | HTML | 2023/11/28 | |||
| 應用說明 | Powering Sensitive Noise ADC Designs with the TPS62913 Low-Noise Buck Converter | PDF | HTML | 2020/9/30 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
LMK00304EVM — LMK00304 評估板
說明：
LMK00304 評估板可對 LMK00304 高性能 4 輸出差動時鐘緩衝器裝置進行功能與性能驗證。
特色：
- 低雜訊時脈扇出，每組兩個差動輸出和一個 LVCMOS 輸出
- 可選擇差動輸出類型 (LVPECL、LVDS、HCSL 或 Hi-Z) ，並可透過控制針腳選擇
- 具有兩個通用輸入緩衝器和一個晶體振盪器介面的 3:1 輸入多工器，可透過控制針腳選擇
- 包括用於配置控制針腳的 DIP 開關
- 使用板載穩壓器選項或直接電源輸入，為每個輸出組提供 3.3V 核心和獨立的 3.3V/2.5V 輸出供應
- 具有受控阻抗描圖和邊緣 SMA 連接器的彈性輸入/輸出介面
CLOCKDESIGNTOOL — Clock Design Tool Software
時脈設計工具軟體可協助進行零件選擇、迴路濾波器設計，以及計時裝置解決方案模擬。當您輸入所需的輸出頻率和參考頻率 (選用) 時，此工具可提供符合指定需求、分頻器值和建議迴路濾波器的 TI 裝置，以將抖動降到最低。
CLOCKDESIGNTOOL 教學影片
我應該使用哪個軟體？
產品 | 迴路濾波器和裝置配置 + 模擬 | 模擬工具 | 裝置暫存器程式化 |
LMX24xx PLL 系列 | EasyPLL | ||
LMX25xx PLL+VCO 系列 | 時脈設計工具 | ||
LMK 抖動清除器及分配器 |
CLOCK-TREE-ARCHITECT — 時鐘樹架構程式設計軟體
時鐘樹架構是一款時鐘樹合成工具，可根據您的系統需求產生時鐘樹解決方案，進而簡化您的設計流程。此工具可從廣泛的計時產品資料庫中汲取資料，產生系統級多晶片計時解決方案。
PLLATINUMSIM-SW — PLL 迴路濾波器、相位雜訊、鎖定時間與雜散模擬工具
PLLATINUMSIM-SW 為一模擬工具，可讓使用者建立 PLLatinum™ 積體電路的詳細設計和模擬，包括 LMX 系列的相位鎖定迴路 (PLL) 及合成器。
許多 TI 參考設計包含 LMK00304
使用我們的參考設計選擇工具，以檢視並找出最適合您的應用和參數的設計。
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| WQFN (RTV) | 32 | Ultra Librarian |
訂購與品質
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。