LMX1204
- 300MHz to 12.8GHz output frequency
- Ultra-low noise
- Noise floor of –161dBc/Hz at 6GHz output
- 1/f Noise of –154dBc/Hz at 6GHz output, 10kHz offset
- 5fs jitter (12kHz to 20MHz)
- <30fs additive jitter (DC to fCLK )
- 4 high-frequency clocks with corresponding SYSREF outputs
- Shared divider that supports ÷1 (buffer mode), ÷2, 3, 4, 5, 6, 7, and 8
- Shared PLL-based multiplier that supports x1 (filter mode), x2, x3, and x4
- LOGICLK and corresponding SYSREF outputs
- On separate divide bank
- ÷1, 2, 4 pre-divider
- ÷1 (bypass), 2, …, 1023 post divider
- 8 programmable output power levels
- Synchronized SYSREF clock outputs
- 508 delay step adjustments of less than 2.5ps each at 12.8GHz
- Generator and repeater modes
- Windowing feature for SYSREFREQ pins to optimize timing
- SYNC feature to all divides and multiple devices
- 2.5V operating voltage
- –40ºC to 85ºC operating temperature
The high-frequency capability and extremely low jitter of this device, makes a great approach to clock precision, high-frequency data converters without degradation to the signal-to-noise ratio. Each of the four high-frequency clock outputs, and additional LOGICLK output with larger divider range, is paired with a SYSREF output clock signal. The SYSREF signal for JESD interfaces can either be internally generated or passed in as an input and re-clocked to the device clocks. For data converter clocking applications, having the jitter of the clock be less than the aperture jitter of the data converter is critical. In applications where more than four data converters must be clocked, a variety of cascading architectures can be developed using multiple devices to distribute all the high-frequency clocks and SYSREF signals required. With low jitter and noise floor, this device combined with an ultra-low noise reference clock source is an exemplary selection for clocking data converters, especially when sampling above 3GHz.
您可能會感興趣的類似產品
功能相似於所比較的產品。
技術文件
| 重要文件 | 類型 | 標題 | 格式選項 | 下載最新的英文版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 資料表 | LMX1204 Low-Noise, High-Frequency JESD Buffer/Multiplier/Divider datasheet (Rev. B) | PDF | HTML | 2024/2/20 | ||
| * | 使用指南 | LMX1204 Register Map (Rev. A) | PDF | HTML | 2022/9/28 | ||
| 應用說明 | Practical Clocking Considerations That Give Your Next High-Speed Converter Design an Edge (Rev. A) | PDF | HTML | 2025/4/11 | |||
| 設計指南 | Cascaded Clock Distribution Reference Design Supports 16 High Frequency Outputs | PDF | HTML | 2024/3/4 | |||
| 應用說明 | Cascaded LMX1204 Phase-Error Analysis | PDF | HTML | 2023/1/12 | |||
| 應用說明 | LMX1204 Multiplier Clock Distribution Drives Large Phased-Array Systems | PDF | HTML | 2022/10/31 | |||
| 應用說明 | Getting the Most of Your Data Converter Clocking System Using LMX1204 | PDF | HTML | 2022/6/23 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
LMX1204EVM — 適用於具 JESD204B/C SYSREF 支援的 RF 緩衝器、倍頻器和分頻器的 LMX1204 的評估模組
LMX1204 評估模組 (EVM) 設計旨在評估 LMX1204 的性能，其為四路輸出、超低附加抖動無線電頻率 (RF) 緩衝器、分頻器和倍頻器。此 EVM 可緩衝最多 12.8GHz 的射頻時鐘輸入，在 3.2GHz 至 6.4GHz 的輸出範圍內乘以 x2、x3 或 x4，並將輸入除最多八。
可程式設計邏輯閘陣列 (FPGA) 和邏輯時鐘中隨附獨立的輔助時鐘分頻器，而每個輸出均包含具皮秒精度及延遲微調功能的系統參考 (SYSREF) 補數。多個裝置可針對廣泛的時鐘分配樹狀結構進行同步化。
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
德州儀器 (TI) 的時鐘及合成器 (TICS) 專業級軟體用於編程具有以下前置字元的產品編號的評估模組 (EVM)：CDC、LMK 和 LMX。這些產品包括鎖相迴路及電壓控制振盪器 (PLL+VCO)、合成器和時鐘裝置。
CLOCK-TREE-ARCHITECT — 時鐘樹架構程式設計軟體
時鐘樹架構是一款時鐘樹合成工具，可根據您的系統需求產生時鐘樹解決方案，進而簡化您的設計流程。此工具可從廣泛的計時產品資料庫中汲取資料，產生系統級多晶片計時解決方案。
PLLATINUMSIM-SW — PLL 迴路濾波器、相位雜訊、鎖定時間與雜散模擬工具
PLLATINUMSIM-SW 為一模擬工具，可讓使用者建立 PLLatinum™ 積體電路的詳細設計和模擬，包括 LMX 系列的相位鎖定迴路 (PLL) 及合成器。
TIDA-010259 — 串連 LMX1204 參考設計
串連 LMX1204 參考設計可將單一時鐘輸入分配至 16 時鐘輸出。 適合高達 12.8 GHz 的高頻作業，對時脈訊號幾乎沒有相位雜訊影響。 非常適用於大型相位陣列系統中的時脈高速資料轉換器。
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| VQFN (RHA) | 40 | Ultra Librarian |
訂購與品質
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。