TPS7A57
- Input voltage range:
- Without BIAS: 1.1V to 6.0V
- With BIAS: 0.7V to 6.0V
- Enables LILO operations for sub-1V core voltage
- Adjustable output voltage range:
0.5V to 5.2V
- Set with a single external resistor (RREF)
- VOUT = IREF × RREF
- Unity-gain architecture maintains low noise across entire range
- Output voltage noise:
2.45µVRMS (10Hz-100kHz, CNR/SS = 4.7µF)
- Noise does not scale with VOUT
- 1% (max) accuracy over line, load, and temperature
- Low dropout: 75mV at 5A
- Dropout independent of VOUT
- Power-supply rejection ratio
(5A):
- 100dB at 1kHz
- 78dB at 10kHz
- 60dB at 100kHz
- 36dB at 1MHz ← Industry-leading for high current LDO
- Load transient response:
- ±2mV with a 100mA to 5A load step
- Fast response due to high loop bandwidth (≅1MHz)
- Programmable soft-start: using
CNR/SS
- Dual function - inrush control + noise filtering
- BIAS rail flexibility:
- Internal charge pump (CP_EN) or 3V to 11V external rail
- Internal charge pump can be disabled for zero switching noise
- Power-good indicator (PG):
Open-drain output:
- Threshold: 90% of VOUT
- Hysteresis: 2%
- Package: 3mm × 3mm, 16-pin WQFN
(RTE)
- Thermal performance: RθJA: 21.9°C/W (EVM layout)
The TPS7A57 is an ultra-low-noise (2.45µVRMS), high-current (5A) linear regulator designed for noise-sensitive analog and digital loads requiring exceptional power supply quality. Featuring 75mV dropout, 36dB PSRR at 1MHz, and 1% accuracy, this LDO operates from 0.7V to 6V input with an internal charge pump or external bias rail, making the LDO designed for radar, RF, SERDES, and precision instrumentation applications.
您可能會感興趣的類似產品
具備升級功能，可直接投入使用替代所比較的裝置。
技術文件
| 重要文件 | 類型 | 標題 | 格式選項 | 下載最新的英文版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 資料表 | TPS7A57 5A, Low-VIN (0.7V), Low-Noise (2.1μVRMS ), High-Accuracy (1%), Ultra-Low Dropout (LDO) Voltage Regulator datasheet (Rev. A) | PDF | HTML | 2026/3/17 | ||
| 白皮書 | Demystifying LDO Turn-On (Start-Up) Time (Rev. B) | PDF | HTML | 2026/3/10 | |||
| 白皮書 | Reduce System Noise Using Parallel LDOs | PDF | HTML | 2025/11/3 | |||
| 白皮書 | 測量超低雜訊 LDO 的輸出雜訊 | PDF | HTML | PDF | HTML | 2025/5/12 | ||
| Circuit design | Voltage Margining and Scaling Circuit with a Voltage Output Smart DAC (Rev. A) | PDF | HTML | 2024/4/17 | |||
| Circuit design | Voltage Margining and Scaling Circuit With Current Output Smart DAC (Rev. A) | PDF | HTML | 2024/4/16 | |||
| 證書 | TPS7A57EVM-081 EU RoHS Declaration of Conformity (DoC) | 2023/1/9 | ||||
| 白皮書 | Parallel LDO Architecture Design Using Ballast Resistors | PDF | HTML | 2022/12/14 | |||
| 白皮書 | Comprehensive Analysis and Universal Equations for Parallel LDO's Using Ballast | PDF | HTML | 2022/12/13 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
TPS7A57EVM-056 — 適用於 5-A、低 VIN、低雜訊、高精確度 LDO 電壓穩壓器的 TPS7A57 評估模組
TPS7A57 評估模組 (EVM) 可協助設計工程師評估 TPS7A57 線性穩壓器的運作及性能，適合其本身的電路應用。此 EVM 配置包含適合各種廣泛應用的單一低雜訊、高準確度、線性穩壓器。穩壓器能以低 VIN 至 VOUT 壓差為負載提供最高 5 A。
為維持穩定性，使用 22-µF (最小值) 至最高 3-mF 的輸出電容器。可新增高性能負載瞬態電路，以改善 EVM 的測量能力。
TPS7A57EVM-081 — 適用於 5-A 低雜訊高準確度低壓差 (LDO) 電壓穩壓器的 TPS7A57 評估模組
TPS7A57EVM-081 評估模組 (EVM) 是用於開發低雜訊、低壓差 (LDO) 線性穩壓器 TPS7A57 的平台。TIDA-050061 參考設計展示使用鎮流器電阻器且採並聯配置的 TPS7A57，其可供應 13 A。
隨附高效能負載暫態電路，可協助使用者進行高速負載瞬態測試。此外也隨附低電感電流迴路，以協助進行輸入及輸出電流量測。
PARALLEL-LDO-CALC — Parallel low-dropout (LDO) calculator
並聯低壓差 (LDO) 計算器是以 Microsoft® Excel® 為基礎的工具，可為使用鎮流器電阻器的並聯 LDO 穩壓器提供最壞情況分析。此工具可幫助使用者判斷所需的並聯 LDO 穩壓器最小數量，以及適合系統要求集的最佳鎮流器電阻。
在並聯應用中使用的常用 LDO 穩壓器的產品規格書資訊會預先填入計算機中。使用者可根據自己的系統需求，評估最符合其系統需求的 LDO 穩壓器裝置。
TIDA-050061 — 可擴充、高電流、低雜訊平行低壓降 (LDO) 參考設計
TIDA-050061 平行低壓降 (LDO) 參考設計展示使用鎮流器電阻器並聯配置的 TPS7A57 低雜訊 LDO 線性穩壓器，可提供 13 A 電流。隨附高性能負載暫態電路，以協助使用者進行高速負載暫態測試。此外也隨附低電感電流迴路，以協助進行輸入及輸出電流量測。
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| WQFN (RTE) | 16 | Ultra Librarian |
訂購與品質
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。