TPS7A96
- Ultra-low output noise:
- 0.5 µV RMS (typ, 10 Hz to 100 kHz)
- High power-supply ripple
rejection (PSRR):
- 94 dB at 100Hz
- 104 dB at 1 kHz
- 76 dB at 10 kHz
- 58 dB at 100 kHz
- 48 dB at 1 MHz
- Accuracy over line, load, and temperature: 1%
- Low dropout: 160 mV at 2 A
- Wide input voltage range: 1.9 V to 5.7 V
- Wide output voltage range: 0.4 V to 5.5 V
- Parallelable for lower noise and higher current
- Fast transient response
- Precision enable and UVLO
- Programmable current limit
- Programmable PG threshold
- Adjustable start-up inrush control
- Open-drain, power-good (PG) output
- Package: 3.00-mm × 3.00-mm,
10-pin WSON:
- JEDEC R θJA: 46.1°C/W
- EVM R θJA: 25.6°C/W
The TPS7A96 is an ultra-low noise (0.5 µV RMS), low-dropout (LDO) voltage regulator capable of sourcing 2 A with only 200 mV of dropout. The low dropout, in conjunction with a wide bandwidth error amplifier, allows for very high PSRR (104 dB at 1 kHz and 48 dB at 1 MHz) under low operating headroom (500 mV) and high output current (1.75 A).
The device output is adjustable from 0.4 V to 5.5 V with an external resistor. With the wide input voltage range, the device supports operation as low as 1.9 V and up to 5.7 V. The device includes a programmable current limit, programmable PG threshold, and precision enable, allowing better control in the application.
With the high-accuracy reference and wide-bandwidth topology, the device can be easily paralleled to achieve lower noise and higher current.
With 1% output voltage accuracy (over line, load, and temperature) and soft-start capabilities to reduce inrush current, the device is designed for powering sensitive analog low-voltage devices.
技術文件
| 重要文件 | 類型 | 標題 | 格式選項 | 下載最新的英文版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 資料表 | TPS7A96 2-A, Ultra-Low Noise, Ultra-High PSRR, RF Voltage Regulator datasheet (Rev. A) | PDF | HTML | 2023/7/20 | ||
| 白皮書 | Demystifying LDO Turn-On (Start-Up) Time (Rev. B) | PDF | HTML | 2026/3/10 | |||
| 白皮書 | Reduce System Noise Using Parallel LDOs | PDF | HTML | 2025/11/3 | |||
| 白皮書 | 測量超低雜訊 LDO 的輸出雜訊 | PDF | HTML | PDF | HTML | 2025/5/12 | ||
| Circuit design | Voltage Margining and Scaling Circuit with a Voltage Output Smart DAC (Rev. A) | PDF | HTML | 2024/4/17 | |||
| Circuit design | Voltage Margining and Scaling Circuit With Current Output Smart DAC (Rev. A) | PDF | HTML | 2024/4/16 | |||
| 證書 | TPS7A96EVM EU Declaration of Conformity (DoC) | 2023/5/25 | ||||
| 白皮書 | Parallel LDO Architecture Design Using Ballast Resistors | PDF | HTML | 2022/12/14 | |||
| 白皮書 | Comprehensive Analysis and Universal Equations for Parallel LDO's Using Ballast | PDF | HTML | 2022/12/13 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
TPS7A94EVM-046 — 適用於 1-A、超低雜訊、超高 PSRR、射頻電壓穩壓器的 TPS7A94 評估模組
TPS7A94 評估模組 (EVM) 可協助設計工程師評估 TPS7A94 線性穩壓器的運作及性能，以在其本身電路應用中使用。此 EVM 配置包含適合各種廣泛應用的單一低雜訊、小尺寸、線性穩壓器。
穩壓器能以低 VIN 至 VOUT 壓降電壓為負載提供最高 1A。爲了保持穩定，請使用 4.7 μF (或更大) 的最小降額輸出電容，最高可達 1 mF。
TPS7A96EVM-106 — 適用於 2-A、超低雜訊、超高 PSRR、射頻電壓穩壓器的 TPS7A96 評估模組
TPS7A96 評估模組 (EVM) 可評估 TPS7A96 線性穩壓器系列的運作及性能。此 EVM 配置包含適合各種廣泛應用的單一低雜訊、小尺寸、線性穩壓器。穩壓器能以低 VIN 至 VOU 壓降電壓為負載提供最高 2A。爲了保持穩定，請使用 4.7-μF (或更大) 輸出電容器的最小降額電容，最高可達 1-mF。
PARALLEL-LDO-CALC — Parallel low-dropout (LDO) calculator
並聯低壓差 (LDO) 計算器是以 Microsoft® Excel® 為基礎的工具，可為使用鎮流器電阻器的並聯 LDO 穩壓器提供最壞情況分析。此工具可幫助使用者判斷所需的並聯 LDO 穩壓器最小數量，以及適合系統要求集的最佳鎮流器電阻。
在並聯應用中使用的常用 LDO 穩壓器的產品規格書資訊會預先填入計算機中。使用者可根據自己的系統需求，評估最符合其系統需求的 LDO 穩壓器裝置。
TIDA-010269 — 手持式超音波成像裝置電源供應參考設計
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| WSON (DSC) | 10 | Ultra Librarian |
訂購與品質
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。