TIDEP0070
Diseño de referencia de DDR ECC para mejorar la fiabilidad de la memoria en sistemas basados en 66AK
TIDEP0070
Información general
Este diseño de referencia describe las consideraciones del sistema para interfaces de memoria de doble tasa de datos (DDR) con soporte de código de corrección de errores (ECC) en aplicaciones de alta fiabilidad, basado en el sistema en chip (SoC) 66AK2Gx, que combina un procesador DSP multinúcleo y ARM. Permite a los desarrolladores implementar rápidamente una solución de alta fiabilidad al abordar las interfaces del sistema, el hardware de la placa, el software, el rendimiento de transferencia de datos y los procedimientos de diagnóstico.
Funciones
- Enrutamiento de señal de alta velocidad optimizado
- Conector hembra PCIe x1 de montaje en superficie
- Ejemplo de colocación del condensador de acoplamiento de CA
- Ejemplo de espaciado diferencial recomendado entre pares
Industrial
- Analizador de energía
- Arm based computer on module
- Communication switch
- Communication switch
- Computadora en el módulo basada en X86
- Controlador micro programable
- Digitalizador (>= 50 MSPS)
- Fieldbus Module
- Flat panel display (FPD) test
- Módulo de Ethernet industrial
- Semiconductor test
- Unidad de control de vuelo
- Unidad de fusión
Archivos de diseño y productos
Archivos de diseño
Descargue archivos de sistema listos para usar para acelerar su proceso de diseño.
Descripción general del diseño de referencia y datos de las pruebas de rendimiento verificadas
Descripción general del diseño de referencia y datos de las pruebas de rendimiento verificadas
Descripción detallada del diseño para la instalación de componentes
Lista completa de componentes de diseño, designadores de referencia y números de fabricantes/piezas
Archivos para modelos 3D o dibujos 2D de componentes de IC
Diagrama esquemático detallado del diseño y los componentes
Productos
Incluye productos de TI en el diseño y posibles alternativas.
SN74LVC1G08 — Compuerta AND de 1 canal y 2 entradas de 1.65 V a 5.5 V y 32 mA de potencia de accionamiento
SN74LVC1G07 — Búfer único de 1.65 V a 5.5 V con salidas de drenaje abierto
Inicio de desarrollo
Documentación técnica
| Documentación principal | Tipo | Título | Opciones de formato | Descargar la versión más reciente en inglés | Fecha |
|---|---|---|---|---|---|
| * | Guía de diseño | DDR ECC Reference Design to Improve Memory Reliability in 66AK2Gx-Based Systems (Rev. B) | 12/06/2018 | ||
| * | Guía de diseño | PCI-Express PCB Design Considerations for the K2Gx GP EVM Design Guide (Rev. A) | 12/06/2018 |
Recursos de diseño
Desarrollo de software
Kit de desarrollo de software (SDK)
Soporte y capacitación
Foros de TI E2E™ con asistencia técnica de los ingenieros de TI
El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.
Si tiene alguna pregunta sobre la calidad, el empaquetado o el pedido de productos de TI, consulte el servicio de asistencia de TI.