Este diseño de referencia describe las consideraciones del sistema para interfaces de memoria de doble tasa de datos (DDR) con soporte de código de corrección de errores (ECC) en aplicaciones de alta fiabilidad, basado en el sistema en chip (SoC) 66AK2Gx, que combina un procesador DSP multinúcleo y ARM. Permite a los desarrolladores implementar rápidamente una solución de alta fiabilidad al abordar las interfaces del sistema, el hardware de la placa, el software, el rendimiento de transferencia de datos y los procedimientos de diagnóstico.
Se desarrolló una placa completamente integrada únicamente para pruebas y validación de rendimiento y no está disponible para la venta.
Descargue archivos de sistema listos para usar para acelerar su proceso de diseño.
Descripción general del diseño de referencia y datos de las pruebas de rendimiento verificadas
Descripción general del diseño de referencia y datos de las pruebas de rendimiento verificadas
Descripción detallada del diseño para la instalación de componentes
Lista completa de componentes de diseño, designadores de referencia y números de fabricantes/piezas
Archivos para modelos 3D o dibujos 2D de componentes de IC
Diagrama esquemático detallado del diseño y los componentes
Incluye productos de TI en el diseño y posibles alternativas.
| Tipo | Título | Descargar la versión más reciente en inglés | Fecha | ||
|---|---|---|---|---|---|
| * | Guía de diseño | DDR ECC Reference Design to Improve Memory Reliability in 66AK2Gx-Based Systems (Rev. B) | 12/06/2018 | ||
| * | Guía de diseño | PCI-Express PCB Design Considerations for the K2Gx GP EVM Design Guide (Rev. A) | 12/06/2018 |
El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.
Si tiene alguna pregunta sobre la calidad, el empaquetado o el pedido de productos de TI, consulte el servicio de asistencia de TI.