TIDEP0034

連接至寬頻 ADC 和 DAC 且具有 JESD204B 的 66AK2L06 DSP+ARM 處理器

TIDEP0034

設計檔案

概覽

對於目前使用 FPGA 或 ASIC 連接高速資料轉換器的開發人員,因其需要透過提升性能並大幅降低成本、功耗和尺寸來加快上市速度,此參考設計十分適合,因為其中包括首款整合了 JESD204B 介面和數位前端 (DFE) 處理功能的廣泛可用型處理器。連接到 ADC12J4000 和 DAC38J84 後,可為測試和測量及國防應用提供高效解決方案。

特點
  • 透過 JESD204B,實現訊號處理器與資料轉換器的輕鬆整合
  • 多通道取樣率高達 368Msps,而處理頻寬為 150MHz
  • 還提供:來自 Azcom Technology(生態系統合作夥伴)的 DFE 訊號處理旁路模式配置。請在此申請。
  • DFE 處理功能提供濾波、降採樣或升採樣
  • 使用 FFTC 加速器進行 FFT/iFFT 處理
  • 系統已針對測試和測量以及國防應用進行最佳化
  • 具備 JESD 附加訊號處理解決方案的寬頻取樣,包括 DSP、ADC 與 DAC 電路板、示範軟體、配置 GUI 及入門指南
  • 健全的展示與開發平台,包含三個 EVM、具確定性延遲的介面卡、原理圖、BOM、使用者指南、效能指標、軟體與展示範例
下載 觀看有字幕稿的影片 影片

已開發完全組裝的電路板,僅供測試與性能驗證,且為非賣品。

設計檔案與產品

設計檔案

下載立即可用的系統檔案以加速您的設計流程。

TIDU946A.PDF (631 KB)

參考設計概觀與已驗證的性能測試資料

TIDREK7.PDF (121 KB)

設計元件、參考指示項與製造商/零件編號的完整清單

TIDRKG5.ZIP (2282 KB)

IC 元件的 3D 模型或 2D 圖所使用的檔案

TIDREK6.PDF (625 KB)

設計佈線圖與元件的詳細電路圖

產品

設計與潛在替代方案中包括 TI 產品。

時鐘抖動清除器

LMK04828具整合式 2370 至 2630 MHz VCO0 的超低雜訊 JESD204B 相容時脈抖動消除器。

產品規格表: PDF | HTML
高速 ADC (≥10 MSPS)

ADC12J400012 位元、4.0-GSPS、RF 取樣類比轉數位轉換器 (ADC)

產品規格表: PDF | HTML
MOSFET

CSD17483F430V、N 通道 NexFET™ 功率 MOSFET、單 LGA 1mm x 0.6mm、260mOhm、閘極 ESD 防護

產品規格表: PDF | HTML
多媒體與工業網路 SoC

66AK2L06多核心 DSP+ARM KeyStone II 晶片系統 (SoC)

產品規格表: PDF
高速 DAC (>10 MSPS)

DAC38J84四通道、16 位元、2.5-GSPS、1x-16x 內插數位轉類比轉換器 (DAC)

產品規格表: PDF | HTML

技術文件

star
= TI 所選的重要文件
找不到結果。請清除您的搜尋條件,然後再試一次。
檢視所有 4
重要文件 類型 標題 格式選項 下載最新的英文版本 日期
* 設計指南 66AK2L06 JESD Attach to ADC12J4000 / DAC38J84 Design Guide (Rev. A) 2015/10/22
應用說明 66AK2L06 JESD Attach to ADC12J4000/DAC38J84 Getting Started Guide (Rev. B) 2016/6/20
白皮書 Optimizing your test and measurement solution by leveraging the most integrated 2015/11/3
應用說明 System solution for avionics & defense 2015/9/23

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供,且不構成 TI 規範。檢視使用條款

若有關於品質、封裝或訂購 TI 產品的問題,請參閱 TI 支援

影片