JESD204 技術
運用編碼的 SerDes，透過我們符合 JESD 規範的產品與設計實現最佳同步化、時脈恢復和 DC 平衡
什麼是 JESD204？
JESD204 技術是資料轉換器（ADC 和 DAC）與邏輯裝置（FPGA 或 ASIC）之間的標準化序列介面，使用編碼進行 SerDes 同步、時脈恢復和 DC 平衡。我們符合 JESD 規範的產品和設計可幫助您大幅 提升各種 JESD204B 與 JESD204C 應用領域的高密度系統性能。
為何要為您的 JESD204 系統選用 TI？
實現更低的系統成本
免費存取我們的 JESD204 快速設計 IP，可搭配我們的高速資料轉換器使用，其中包括來自 JESD204 專家的支援。
靈活且易於使用
運用專為 FPGA 平台、資料轉換器與 JESD204 模式設計的預先設定及最佳化韌體，開始使用的 FPGA 資源更少。
加快設計速度
透過我們資深工程師的支援，減少您的設計週期時間，協助您針對實際模式設定 IP。
我們的免費韌體可加快開發時間
JESD204 快速設計 IP，適用連接到 TI 高速資料轉換器的 FPGA
JESD204 快速設計 IP 被設計用於幫助 FPGA 工程師快速實現可運作的 JESD204 系統，從而加速開發過程。該 IP 的架構設計使得下游數位處理和其他應用邏輯能夠隔離於 JESD204 通訊協定的大多數性能和時序關鍵約束之外。該 IP 能夠幫助設計人員減少韌體開發時間並簡化 FPGA 的整合。
JESD204 快速設計 IP 無需權利金，用於 TI 高速資料轉換器。TI 將協助使用者配置初始連結，針對特定 FPGA 平台與 TI 資料轉換器 JMODE 之間的使用進行自訂。TI 將在 IP 測試完成並準備部署後，透過安全下載連結提供 IP。
JESD204 快速設計 IP 支援下列 (...)
用於 JESD204 的設計和開發資源
高速資料轉換器 pro 軟體
這款高速資料轉換器專業 GUI 是一款 PC（與 Windows® XP/7/10 相容）程式，旨在協助評估大多數 TI 高速資料轉換器 [類比轉數位轉換器 (ADC) 和數位轉類比轉換器 (DAC)] 和類比前端 (AFE) 平台。DATACONVERTERPRO-SW 旨在支援整個 TSW14xxx 系列資料擷取和模式產生卡，為時域和頻域中的資料轉換器分析提供強大且快速的解決方案，並支援單音、多音和調變訊號。此 GUI 也與 TI 模式產生 GUI 相容，可快速合成單音、多音和調變訊號。
使用者可以向 DATACONVERTERPRO-SW 提供自訂模式，以載入到 TI DAC。支援從 (...)
適用於 12 位元數位器的可擴充 20.8 GSPS 參考設計
適用於 DSO、雷達和 5G 無線測試儀的多通道 JESD204B 15 GHz 時鐘參考設計
適用於雷達應用的多通道 RF 收發器參考設計
此參考設計為 8 通道類比前端 (AFE)，採用兩個 AFE7444 4 通道 RF 收發器和 LMK04828-LMX2594 架構時脈子系統，可讓設計擴充至 16 通道或更多通道。每個 AFE 通道包含一個 14 位元、9GSPS DAC 和一個 3GSPS ADC，同步化至低於 10ps 的偏斜，於 2.6GHz 時之動態範圍大於 75-dB。
技術資源
Benchmarking the Signal Processing Capabilities of the Low-Energy Accelerator (Rev. B)
Ready to make the jump to JESD204B? White Paper (Rev. B)
System Design Considerations when Upgrading from JESD204B to JESD204C (Rev. A)
JESD204 的支援和培訓
造訪我們的 E2E™ 設計支援論壇
我們的 E2E™ 設計支援論壇是工程師在設計過程每個步驟中尋求協助的必備資源。聯絡我們的工程師或瀏覽 JESD204 相關文章，幫助您快速解決設計問題。
TI JESD204B 影片系列
觀看我們的 JESD204B 影片系列，其中探索與高速資料轉換器產品相關的 JESD204B SerDes 標準基本概念。