高速多通道應用需要能精確管理通道間時脈偏斜的時脈解決方案，以達到最佳的系統 SNR、SFDR 和 ENOB。此參考設計利用 TI 的 LMX2594 寬頻 PLL（內建 VCO），可產生 10MHz 至 15GHz 的時脈及 JESD204B 介面用 SYSREF，支援在獨立電路板上兩個高速通道的應用。15GHz 時鐘頻率下，10kHz 偏移的相位雜訊為 < -104dBc/Hz。 使用 TI 的 ADC12DJ3200 高速轉換器 EVM，可實現板對板時脈偏斜 <10ps，並在 5.25GHz 輸入訊號下達到 49.6dB SNR。所有關鍵設計理論均有說明，引導使用者進行零件選擇與設計最佳化。 最後，也會說明電路圖、電路板配置、硬體測試及結果。
已開發完全組裝的電路板，僅供測試與性能驗證，且為非賣品。
下載立即可用的系統檔案以加速您的設計流程。
設計與潛在替代方案中包括 TI 產品。
| 類型 | 標題 | 下載最新的英文版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 設計指南 | Multichannel JESD204B 15-GHz Clocking Reference Design (Rev. A) | 2017/6/14 | |||
| 技術文章 | Step-by-step considerations for designing wide-bandwidth multichannel systems | PDF | HTML | 2019/6/4 | |||
| 技術文章 | Preparing for 5G applications: sync your multichannel JESD204B data acquisition sy | PDF | HTML | 2017/8/28 |