JAJSO55
December 2022
DRV8317
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
Revision History
5
Device Comparison Table
6
Pin Configuration and Functions
7
Specifications
7.1
Absolute Maximum Ratings
7.2
ESD Ratings
7.3
Recommended Operating Conditions
7.4
Thermal Information
7.5
Electrical Characteristics
8
Detailed Description
8.1
Overview
8.2
Functional Block Diagram
8.3
Feature Description
8.3.1
Output Stage
8.3.2
Control Modes
8.3.2.1
6x PWM Mode
8.3.2.2
3x PWM Mode
8.3.3
Device Interface Modes
8.3.3.1
Serial Peripheral Interface (SPI)
8.3.3.2
Hardware Interface
8.3.4
AVDD Linear Voltage Regulator
8.3.5
Charge Pump
8.3.6
Slew Rate Control
8.3.7
Cross Conduction (Dead Time)
8.3.8
Propagation Delay
8.3.9
Pin Diagrams
8.3.9.1
Logic Level Input Pin (Internal Pulldown)
8.3.9.2
Logic Level Input Pin (Internal Pullup)
8.3.9.3
Open Drain Pin
8.3.9.4
Push Pull Pin
8.3.9.5
Four Level Input Pin
8.3.10
Current Sense Amplifiers
8.3.10.1
Current Sense Amplifier Operation
8.3.11
Protections
8.3.11.1
Under Voltage Protection (UVP)
8.3.11.2
VM Under Voltage Warn (VMUV_WARN) Protection
8.3.11.2.1
VM Under Voltage Warn Automatic Retry (VMUV_WARN_MODE = 00b or 01b)
8.3.11.2.2
VM Under Voltage Warn Report Only (VMUV_WARN_MODE = 10b)
8.3.11.2.3
VM Under Voltage Warn Disabled (VMUV_WARN_MODE = 11b)
8.3.11.3
Over Current Protection (OCP)
8.3.11.3.1
OCP Latched Fault (OCP_MODE = 010b)
8.3.11.3.2
OCP Automatic Retry (OCP_MODE = 000b or 001b)
8.3.11.3.3
OCP Report Only (OCP_MODE = 011b)
8.3.11.4
VM Over Voltage Protection (OVP)
8.3.11.5
SPI Fault
8.3.11.6
System (OTP Read) Fault
8.3.11.7
Thermal Protection
8.3.11.7.1
FET Over Temperature Warning (OTW_FET)
8.3.11.7.2
FET Over Temperature Shutdown (OTS_FET)
8.3.11.7.3
LDO Over Temperature Shutdown
8.4
Device Functional Modes
8.4.1
Functional Modes
8.4.1.1
Sleep Mode
8.4.1.2
Operating Mode
8.4.1.3
Fault Reset (FLT_CLR or nSLEEP Reset Pulse)
8.5
SPI Communication
8.5.1
Programming
8.5.1.1
SPI Format
8.6
DRV8317 Registers
9
Application and Implementation
9.1
Application Information
9.2
Typical Applications
9.2.1
Three-Phase Brushless-DC Motor Control
9.2.1.1
Detailed Design Procedure
9.2.1.1.1
Motor Voltage
9.2.1.2
Driver Propagation Delay and Dead Time
9.2.1.3
Delay Compensation
9.2.1.4
Current Sensing and Output Filtering
9.2.1.5
Application Curves
9.3
Alternate Applications
10
Power Supply Recommendations
10.1
Bulk Capacitance
11
Layout
11.1
Layout Guidelines
11.2
Layout Example
11.3
Thermal Considerations
11.3.1
Power Dissipation and Junction Temperature Estimation
12
Device and Documentation Support
12.1
サポート・リソース
12.2
Trademarks
12.3
静電気放電に関する注意事項
12.4
用語集
13
Mechanical, Packaging, and Orderable Information
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
REE|36
MPQF647
サーマルパッド・メカニカル・データ
発注情報
jajso55_oa
1
特長
3 相 BLDC モータ・ドライバ
構成可能なスルーレートにより EMI を低減
プログラマブル・ゲイン電流センシング
最大 200kHz の PWM 周波数をサポート
内蔵シュート・スルー保護
4.5V~20V の動作電圧
24V 絶対最大定格電圧
高い出力電流能力
5A のピーク電流駆動
低いオン抵抗の MOSFET
T
A
= 25℃での R
DS(ON)
(HS + LS):130mΩ (代表値)
超低待機時消費電流スリープ・モード
V
VM
= 12V、T
A
= 25℃ で 3µA (最大値)
複数の制御インターフェイス・オプション
6x PWM 制御インターフェイス
3x PWM 制御インターフェイス
電流センシング内蔵
外部電流センス抵抗不要
3 相電流センス出力
SPI およびハードウェア・デバイスのバリアント
10MHz SPI インターフェイス・バリアントによる柔軟性の向上
ピン構成可能なバリアントによる単純化
1.8V、3.3V、5V のロジック入力をサポート
3.3V (±4.5%)、80mA の LDO レギュレータを内蔵
保護機能内蔵
VM 低電圧誤動作防止 (UVLO)
VM 過電圧保護 (OVP)
チャージ・ポンプ低電圧 (CPUV)
過電流保護 (OCP)
過熱警告およびシャットダウン (OTW / OTS)
フォルト状況表示ピン (nFAULT)