JAJSGE3F October   2018  – April 2021 INA592

PRODUCTION DATA  

  1. 特長
  2. アプリケーション
  3. 概要
  4. 改訂履歴
  5. デバイス比較表
  6. ピン構成および機能
  7. 仕様
    1. 7.1 絶対最大定格
    2. 7.2 ESD 定格
    3. 7.3 推奨動作条件
    4. 7.4 熱に関する情報
    5. 7.5 電気的特性:G = 1/2
    6. 7.6 電気的特性:G = 2
    7. 7.7 代表的特性
  8. 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
    4. 8.4 デバイスの機能モード
  9. アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 基本的な電源と信号の接続
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
          1. 9.2.1.2.1 動作電圧
          2. 9.2.1.2.2 オフセット電圧トリミング
          3. 9.2.1.2.3 入力電圧範囲
          4. 9.2.1.2.4 容量性負荷駆動能力
        3. 9.2.1.3 アプリケーション曲線
      2. 9.2.2 追加アプリケーション
  10. 10電源に関する推奨事項
  11. 11レイアウト
    1. 11.1 レイアウトのガイドライン
    2. 11.2 レイアウト例
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 ドキュメントのサポート
      1. 12.1.1 関連資料
    2. 12.2 Receiving Notification of Documentation Updates
    3. 12.3 サポート・リソース
    4. 12.4 商標
    5. 12.5 Electrostatic Discharge Caution
    6. 12.6 Glossary
  13. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

レイアウトのガイドライン

優れたレイアウト手法に対して、常に関心を持つことをお薦めします。デバイスで最高の動作性能を実現するため、以下のような優れた PCB レイアウト手法を使用してください。

  • 同相信号が差動信号に変換されないようにするために、両方の入力パスがソース・インピーダンスと容量に対して適切にマッチングされていることを確認してください。
  • ノイズは、回路全体とデバイスの電源ピンを経由して、アナログ回路に伝播します。バイパス・コンデンサは、アナログ回路に対してローカルに低インピーダンスの電源を供給することにより、結合ノイズを低減します。
    • 各電源ピンとグランド間に、低 ESR 0.1µF のセラミック・バイパス・コンデンサを接続し、可能な限りデバイスの近くに配置します。単一電源アプリケーションには、V+ からグランドまで単一のバイパス・コンデンサが適用できます。
  • 寄生カップリングを低減するには、入力配線を電源配線または出力配線からできるだけ離して配置します。これらの配線を分離した状態にすることができない場合、ノイズの多い配線と並行にするよりは、敏感な配線を垂直に交差させる方がはるかに効果的です。
  • 外部構成部品は、可能な限りデバイスに近く配置します。
  • 配線はできる限り短くします。