5 ピン構成と機能

図 5-1 D パッケージ、8 ピン SOIC (上面図)

図 5-2 DSG パッケージ、8 ピン WSON (上面図)

表 5-1 ピンの機能

ピン			説明
番号 ⁽¹⁾	名称	種類 ⁽²⁾	説明
1	GVDD	P	ゲート・ドライバの正の電源レール。IC にできる限り近づけて配置した低 ESR コンデンサおよび低 ESL コンデンサを使って、グランドに対して局所的にデカップリングします。
2	INH	I	ハイサイド制御入力。INH 入力は、TTL と CMOS の入力スレッショルドと互換性があります。未使用の INH 入力はグランドに接続し、オープンのままにしないでください。
3	INL	I	ローサイド制御入力。INL 入力は、TTL と CMOS の入力スレッショルドと互換性があります。未使用の INL 入力はグランドに接続し、オープンのままにしないでください。
4	GND	G	グランド。すべての信号がこのグランドを基準とします。
5	GL	O	ローサイド・ゲート・ドライバ出力。使用する場合は、ローサイド MOSFET のゲート、または外部ゲート抵抗の一方の端に接続します。
6	SH	P	ハイサイド・ソース接続。ブートストラップ・コンデンサの負端子、およびハイサイド MOSFET のソースに接続します。
7	GH	O	ハイサイド・ゲート・ドライバ出力。使用する場合は、ハイサイド MOSFET のゲート、または外部ゲート抵抗の一方の端に接続します。
8	BST	P	ハイサイド・ゲート・ドライバの正の電源レール。ブートストラップ・コンデンサの正端子を BST に、ブートストラップ・コンデンサの負端子を SH に接続します。ブートストラップ・コンデンサは、IC にできる限り近づけて配置します。

(1) 8 ピン WSON パッケージの場合、テキサス・インスツルメンツでは、パッケージ底面にある露出したパッドを PCB 上のグランド・プレーンに半田付けし、放熱性能を向上させるためにパッケージの下からグランド・プレーンが広がるようにすることを推奨します。

(2) G = グランド、I = 入力、O = 出力、P = 電源