JAJSNB1B february   2022  – march 2023 TAS2780

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 改訂履歴
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 I2C のタイミング要件
    7. 6.7 TDM ポートのタイミング要件
    8. 6.8 標準的特性
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1  概要
    2. 8.2  機能ブロック図
    3. 8.3  機能説明
      1. 8.3.1 デバイス・アドレスの選択
      2. 8.3.2 レジスタの構成
    4. 8.4  デバイスの機能モード
      1. 8.4.1  TDM ポート
      2. 8.4.2  再生信号パス
        1. 8.4.2.1  ハイパス・フィルタ
        2. 8.4.2.2  アンプの反転
        3. 8.4.2.3  デジタル・ボリューム制御およびアンプ出力レベル
          1. 8.4.2.3.1 セーフ・モード
        4. 8.4.2.4  VBAT1S 電源
        5. 8.4.2.5  低電圧信号伝送 (LVS)
        6. 8.4.2.6  Y ブリッジ
        7. 8.4.2.7  ノイズ・ゲート
        8. 8.4.2.8  ブラウンアウト防止機能付き電源トラッキング・リミッタ
          1. 8.4.2.8.1 電源トラッキング・リミッタ (STL)
          2. 8.4.2.8.2 ブラウンアウト防止 (BOP)
        9. 8.4.2.9  低バッテリ・トラッキング・リミッタ (LBTL)
        10. 8.4.2.10 チップ間のゲイン・アライメント (ICGA)
          1. 8.4.2.10.1 チップ間通信 (ICC) ピン
        11. 8.4.2.11 Class-D 設定
          1. 8.4.2.11.1 同期
          2. 8.4.2.11.2 出力スルーレート制御
      3. 8.4.3  SAR ADC
      4. 8.4.4  電流と電圧 (IV) の検出
      5. 8.4.5  ポスト・フィルタ・フィードバック (PFFB)
      6. 8.4.6  負荷診断
      7. 8.4.7  サーマル・フォールドバック
      8. 8.4.8  過電力保護機能
      9. 8.4.9  低バッテリ保護
      10. 8.4.10 クロックおよび PLL
      11. 8.4.11 超音波
      12. 8.4.12 エコー・リファレンス
    5. 8.5  動作モード
      1. 8.5.1 ハードウェア・シャットダウン
      2. 8.5.2 モード制御とソフトウェア・リセット
      3. 8.5.3 ソフトウェア・シャットダウン
      4. 8.5.4 ミュート・モード
      5. 8.5.5 アクティブ・モード
      6. 8.5.6 診断モード
      7. 8.5.7 ノイズ・ゲート・モード
    6. 8.6  フォルトとステータス
      1. 8.6.1 TDM 上のフォルトとステータス
      2. 8.6.2 温度の警告
    7. 8.7  電源シーケンス要件
    8. 8.8  デジタル入力プルダウン
    9. 8.9  レジスタ・マップ
      1. 8.9.1   レジスタ・サマリ表 ページ=0x00
      2. 8.9.2   レジスタのサマリ表 ページ=0x01
      3. 8.9.3   レジスタ・サマリ表 ページ=0x04
      4. 8.9.4   レジスタ・サマリ表 ページ=0xFD
      5. 8.9.5   注と凡例
      6. 8.9.6   PAGE (ページ=0x00 アドレス=0x00) [リセット=00h]
      7. 8.9.7   SW_RESET (ページ=0x00 アドレス=0x01) [リセット=00h]
      8. 8.9.8   MODE_CTRL (ページ=0x00 アドレス=0x02) [リセット=1Ah]
      9. 8.9.9   CHNL_0 (ページ = 0x00 アドレス = 0x03) [リセット = 28h]
      10. 8.9.10  DC_BLK0 (ページ = 0x00 アドレス = 0x04) [リセット = 21h]
      11. 8.9.11  DC_BLK1 (ページ = 0x00 アドレス = 0x05) [リセット = 41h]
      12. 8.9.12  MISC_CFG1 (ページ=0x00 アドレス=0x06) [リセット=00h]
      13. 8.9.13  MISC_CFG2 (ページ=0x00 アドレス=0x07) [リセット=20h]
      14. 8.9.14  TDM_CFG0 (ページ=0x00 アドレス=0x08) [リセット=09h]
      15. 8.9.15  TDM_CFG1 (ページ=0x00 アドレス=0x09) [リセット=02h]
      16. 8.9.16  TDM_CFG2 (ページ=0x00 アドレス=0x0A) [リセット=0Ah]
      17. 8.9.17  LIM_MAX_ATTN (ページ=0x00 アドレス=0x0B) [リセット=80h]
      18. 8.9.18  TDM_CFG3 (ページ=0x00 アドレス=0x0C) [リセット=10h]
      19. 8.9.19  TDM_CFG4 (ページ=0x00 アドレス=0x0D) [リセット=13h]
      20. 8.9.20  TDM_CFG5 (ページ=0x00 アドレス=0x0E) [リセット=42h]
      21. 8.9.21  TDM_CFG6 (ページ=0x00 アドレス=0x0F) [リセット=40h]
      22. 8.9.22  TDM_CFG7 (ページ=0x00 アドレス=0x10) [リセット=04h]
      23. 8.9.23  TDM_CFG8 (ページ=0x00 アドレス=0x11) [リセット=05h]
      24. 8.9.24  TDM_CFG9 (ページ=0x00 アドレス=0x12) [リセット=06h]
      25. 8.9.25  TDM_CFG10 (ページ=0x00 アドレス=0x13) [リセット=08h]
      26. 8.9.26  TDM_CFG11 (ページ=0x00 アドレス=0x14) [リセット=0Ah]
      27. 8.9.27  ICC_CNFG2 (ページ=0x00 アドレス=0x15) [リセット=00h]
      28. 8.9.28  TDM_CFG12 (ページ=0x00 アドレス=0x16) [リセット=12h]
      29. 8.9.29  ICLA_CFG0 (ページ=0x00 アドレス=0x17) [リセット=0Ch]
      30. 8.9.30  ICLA_CFG1 (ページ=0x00 アドレス=0x18) [リセット=00h]
      31. 8.9.31  DG_0 (ページ = 0x00 アドレス = 0x19) [リセット = 0Dh]
      32. 8.9.32  DVC (ページ=0x00 アドレス=0x1A) [リセット=00h]
      33. 8.9.33  LIM_CFG0 (ページ=0x00 アドレス=0x1B) [リセット=62h]
      34. 8.9.34  LIM_CFG1 (ページ=0x00 アドレス=0x1C) [リセット=32h]
      35. 8.9.35  BOP_CFG0 (ページ = 0x00 アドレス = 0x1D) [リセット = 40h]
      36. 8.9.36  BOP_CFG1 (ページ = 0x00 アドレス = 0x1E) [リセット = 32h]
      37. 8.9.37  BOP_CFG2 (ページ = 0x00 アドレス = 0x1F) [リセット = 02h]
      38. 8.9.38  BOP_CFG3 (ページ = 0x00 アドレス = 0x20) [リセット = 06h]
      39. 8.9.39  BOP_CFG4 (ページ = 0x00 アドレス = 0x21) [リセット = 2Ch]
      40. 8.9.40  BOP_CFG5 (ページ = 0x00 アドレス = 0x22) [リセット = 4Ch]
      41. 8.9.41  BOP_CFG6 (ページ = 0x00 アドレス = 0x23) [リセット = 20h]
      42. 8.9.42  BOP_CFG7 (ページ = 0x00 アドレス = 0x24) [リセット = 02h]
      43. 8.9.43  BOP_CFG8 (ページ = 0x00 アドレス = 0x25) [リセット = 06h]
      44. 8.9.44  BOP_CFG9 (ページ = 0x00 アドレス = 0x26) [リセット = 32h]
      45. 8.9.45  BOP_CFG10 (ページ = 0x00 アドレス = 0x27) [リセット = 46h]
      46. 8.9.46  BOP_CFG11 (ページ = 0x00 アドレス = 0x28) [リセット = 20h]
      47. 8.9.47  BOP_CFG12 (ページ = 0x00 アドレス = 0x29) [リセット = 02h]
      48. 8.9.48  BOP_CFG13 (ページ = 0x00 アドレス = 0x2A) [リセット = 06h]
      49. 8.9.49  BOP_CFG14 (ページ = 0x00 アドレス = 0x2B) [リセット = 38h]
      50. 8.9.50  BOP_CFG15 (ページ = 0x00 アドレス = 0x2C) [リセット = 40h]
      51. 8.9.51  BOP_CFG17 (ページ = 0x00 アドレス = 0x2D) [リセット = 20h]
      52. 8.9.52  BOP_CFG18 (ページ = 0x00 アドレス = 0x2E) [リセット = 02h]
      53. 8.9.53  BOP_CFG19 (ページ = 0x00 アドレス = 0x2F) [リセット = 06h]
      54. 8.9.54  BOP_CFG20 (ページ = 0x00 アドレス = 0x30) [リセット = 3Eh]
      55. 8.9.55  BOP_CFG21 (ページ = 0x00 アドレス = 0x31) [リセット = 37h]
      56. 8.9.56  BOP_CFG22 (ページ = 0x00 アドレス = 0x32) [リセット = 20h]
      57. 8.9.57  BOP_CFG23 (ページ = 0x00 アドレス = 0x33) [リセット = FFh]
      58. 8.9.58  BOP_CFG24 (ページ = 0x00 アドレス = 0x34) [リセット = E6h]
      59. 8.9.59  NG_CFG0 (ページ=0x00 アドレス=0x35) [リセット=BDh]
      60. 8.9.60  NG_CFG1 (ページ=0x00 アドレス=0x36) [リセット=ADh]
      61. 8.9.61  LVS_CFG0 (ページ=0x00 アドレス=0x37) [リセット=A8h]
      62. 8.9.62  DIN_PD (ページ = 0x00 アドレス = 0x38) [リセット = 03h]
      63. 8.9.63  INT_MASK0 (ページ=0x00 アドレス=0x3B) [リセット=FCh]
      64. 8.9.64  INT_MASK1 (ページ=0x00 アドレス=0x3C) [リセット=BFh]
      65. 8.9.65  INT_MASK4 (ページ=0x00 アドレス=0x3D) [リセット=DFh]
      66. 8.9.66  INT_MASK2 (ページ=0x00 アドレス=0x40) [リセット=F6h]
      67. 8.9.67  INT_MASK3 (ページ=0x00 アドレス=0x41) [リセット=00h]
      68. 8.9.68  INT_LIVE0 (ページ=0x00 アドレス=0x42) [リセット=00h]
      69. 8.9.69  INT_LIVE1 (ページ=0x00 アドレス=0x43) [リセット=00h]
      70. 8.9.70  INT_LIVE1_0 (ページ=0x00 アドレス=0x44) [リセット=00h]
      71. 8.9.71  INT_LIVE2 (ページ=0x00 アドレス=0x47) [リセット=00h]
      72. 8.9.72  INT_LIVE3 (ページ=0x00 アドレス=0x48) [リセット=00h]
      73. 8.9.73  INT_LTCH0 (ページ=0x00 アドレス=0x49) [リセット=00h]
      74. 8.9.74  INT_LTCH1 (ページ=0x00 アドレス=0x4A) [リセット=00h]
      75. 8.9.75  INT_LTCH1_0 (ページ=0x00 アドレス=0x4B) [リセット=00h]
      76. 8.9.76  INT_LTCH2 (ページ=0x00 アドレス=0x4F) [リセット=00h]
      77. 8.9.77  INT_LTCH3 (ページ=0x00 アドレス=0x50) [リセット=00h]
      78. 8.9.78  INT_LTCH4 (ページ=0x00 アドレス=0x51) [リセット=00h]
      79. 8.9.79  VBAT_MSB (ページ=0x00 アドレス=0x52) [リセット=00h]
      80. 8.9.80  VBAT_LSB (ページ=0x00 アドレス=0x53) [リセット=00h]
      81. 8.9.81  PVDD_MSB (ページ=0x00 アドレス=0x54) [リセット=00h]
      82. 8.9.82  PVDD_LSB (ページ=0x00 アドレス=0x55) [リセット=00h]
      83. 8.9.83  TEMP (ページ=0x00 アドレス=0x56) [リセット=00h]
      84. 8.9.84  INT_CLK_CFG (ページ=0x00 アドレス=0x5C) [リセット=19h]
      85. 8.9.85  MISC_CFG3 (ページ=0x00 アドレス=0x5D) [リセット=80h]
      86. 8.9.86  CLOCK_CFG (ページ = 0x00 アドレス = 0x60) [リセット = 0Dh]
      87. 8.9.87  IDLE_IND (ページ=0x00 アドレス=0x63) [リセット=48]
      88. 8.9.88  SAR_SAMP (ページ=0x00 アドレス=0x64) [リセット=84h]
      89. 8.9.89  MISC_CFG4 (ページ=0x00 アドレス=0x65) [リセット=08]
      90. 8.9.90  IDLE_CFG (ページ=0x00 アドレス=0x67) [リセット=00h]
      91. 8.9.91  CLK_CFG (ページ = 0x00 アドレス = 0x68) [リセット = 7Fh]
      92. 8.9.92  LV_EN_CFG (ページ=0x00 アドレス=0x6A) [リセット=12h]
      93. 8.9.93  NG_CFG2 (ページ=0x00 アドレス=0x6B) [リセット=43h]
      94. 8.9.94  NG_CFG3 (ページ=0x00 アドレス=0x6C) [リセット=00h]
      95. 8.9.95  NG_CFG4 (ページ=0x00 アドレス=0x6D) [リセット=00h]
      96. 8.9.96  NG_CFG5 (ページ=0x00 アドレス=0x6E) [リセット=1Ah]
      97. 8.9.97  NG_CFG6 (ページ=0x00 アドレス=0x6F) [リセット=00h]
      98. 8.9.98  NG_CFG7 (ページ=0x00 アドレス=0x70) [リセット=96h]
      99. 8.9.99  PVDD_UVLO (ページ=0x00 アドレス=0x71) [リセット=02h]
      100. 8.9.100 DMD (ページ = 0x00 アドレス = 0x73) [リセット = 00h]
      101. 8.9.101 I2C_CKSUM (ページ=0x00 アドレス=0x7E) [リセット=00h]
      102. 8.9.102 BOOK (ページ = 0x00 アドレス = 0x7F) [リセット = 00h]
      103. 8.9.103 INIT_0 (ページ=0x01 アドレス=0x17) [リセット=D0h]
      104. 8.9.104 LSR (ページ=0x01 アドレス=0x19) [リセット=40h]
      105. 8.9.105 INIT_1 (ページ=0x01 アドレス=0x21) [リセット=08h]
      106. 8.9.106 INIT_2 (ページ=0x01 アドレス=0x35) [リセット=75h]
      107. 8.9.107 INT_LDO (ページ=0x01 アドレス=0x36) [リセット=08h]
      108. 8.9.108 SDOUT_HIZ_1 (ページ=0x01 アドレス=0x3D) [リセット=00h]
      109. 8.9.109 SDOUT_HIZ_2 (ページ=0x01 アドレス=0x3E) [リセット=00h]
      110. 8.9.110 SDOUT_HIZ_3 (ページ=0x01 アドレス=0x3F) [リセット=00h]
      111. 8.9.111 SDOUT_HIZ_4 (ページ=0x01 アドレス=0x40) [リセット=00h]
      112. 8.9.112 SDOUT_HIZ_5 (ページ=0x01 アドレス=0x41) [リセット=00h]
      113. 8.9.113 SDOUT_HIZ_6 (ページ=0x01 アドレス=0x42) [リセット=00h]
      114. 8.9.114 SDOUT_HIZ_7 (ページ=0x01 アドレス=0x43) [リセット=00h]
      115. 8.9.115 SDOUT_HIZ_8 (ページ=0x01 アドレス=0x44) [リセット=00h]
      116. 8.9.116 SDOUT_HIZ_9 (ページ=0x01 アドレス=0x45) [リセット=00h]
      117. 8.9.117 TG_EN (ページ=0x01 アドレス=0x47) [リセット=AB]
      118. 8.9.118 EDGE_CTRL (ページ=0x01 アドレス=0x4C) [リセット=00h]
      119. 8.9.119 DG_DC_VAL1 (ページ = 0x04 アドレス = 0x08) [リセット = 40h]
      120. 8.9.120 DG_DC_VAL2 (ページ = 0x04 アドレス = 0x09) [リセット = 26h]
      121. 8.9.121 DG_DC_VAL3 (ページ = 0x04 アドレス = 0x0A) [リセット = 40h]
      122. 8.9.122 DC_DG_VAL4 (ページ = 0x04 アドレス = 0x0B) [リセット = 00h]
      123. 8.9.123 LIM_TH_MAX1 (ページ=0x04 アドレス=0x0C) [リセット=68h]
      124. 8.9.124 LIM_TH_MAX2 (ページ=0x04 アドレス=0x0D) [リセット=00h]
      125. 8.9.125 LIM_TH_MAX3 (ページ=0x04 アドレス=0x0E) [リセット=00h]
      126. 8.9.126 LIM_TH_MAX4 (ページ=0x04 アドレス=0x0F) [リセット=00h]
      127. 8.9.127 LIM_TH_MIN1 (ページ=0x04 アドレス=0x10) [リセット=28h]
      128. 8.9.128 LIM_TH_MIN2 (ページ=0x04 アドレス=0x11) [リセット=00h]
      129. 8.9.129 LIM_TH_MIN3 (ページ=0x04 アドレス=0x12) [リセット=00h]
      130. 8.9.130 LIM_TH_MIN4 (ページ=0x04 アドレス=0x13) [リセット=00h]
      131. 8.9.131 LIM_INF_PT1 (ページ=0x04 アドレス=0x14) [リセット=56h]
      132. 8.9.132 LIM_INF_PT2 (ページ=0x04 アドレス=0x15) [リセット=66h]
      133. 8.9.133 LIM_INF_PT3 (ページ=0x04 アドレス=0x16) [リセット=66h]
      134. 8.9.134 LIM_INF_PT4 (ページ=0x04 アドレス=0x17) [リセット=00h]
      135. 8.9.135 LIM_SLOPE1 (ページ=0x04 アドレス=0x18) [リセット=10h]
      136. 8.9.136 LIM_SLOPE2 (ページ=0x04 アドレス=0x19) [リセット=00h]
      137. 8.9.137 LIM_SLOPE3 (ページ=0x04 アドレス=0x1A) [リセット=00h]
      138. 8.9.138 LIM_SLOPE4 (ページ=0x04 アドレス=0x1B) [リセット=00h]
      139. 8.9.139 TF_HLD1 (ページ=0x04 アドレス=0x1C) [リセット=00h]
      140. 8.9.140 TF_HLD2 (ページ=0x04 アドレス=0x1D) [リセット=00h]
      141. 8.9.141 TF_HLD3 (ページ=0x04 アドレス=0x1E) [リセット=64h]
      142. 8.9.142 TF_HLD4 (ページ=0x04 アドレス=0x1F) [リセット=00h]
      143. 8.9.143 TF_RLS1 (ページ=0x04 アドレス=0x20) [リセット=40h]
      144. 8.9.144 TF_RLS2 (ページ=0x04 アドレス=0x21) [リセット=BDh]
      145. 8.9.145 TF_RLS3 (ページ=0x04 アドレス=0x22) [リセット=B8h]
      146. 8.9.146 TF_RLS4 (ページ=0x04 アドレス=0x23) [リセット=00h]
      147. 8.9.147 TF_SLOPE1 (ページ=0x04 アドレス=0x24) [リセット=04h]
      148. 8.9.148 TF_SLOPE2 (ページ=0x04 アドレス=0x25) [リセット=08h]
      149. 8.9.149 TF_SLOPE3 (ページ=0x04 アドレス=0x26) [リセット=89h]
      150. 8.9.150 TF_SLOPE4 (ページ=0x04 アドレス=0x27) [リセット=00h]
      151. 8.9.151 TF_TEMP_TH1 (ページ=0x04 アドレス=0x28) [リセット=39h]
      152. 8.9.152 TF_TEMP_TH2 (ページ=0x04 アドレス=0x29) [リセット=80h]
      153. 8.9.153 TF_TEMP_TH3 (ページ=0x04 アドレス=0x2A) [リセット=00h]
      154. 8.9.154 TF_TEMP_TH4 (ページ=0x04 アドレス=0x2B) [リセット=00h]
      155. 8.9.155 TF_MAX_ATTN1 (ページ=0x04 アドレス=0x2C) [リセット=2Dh]
      156. 8.9.156 TF_MAX_ATTN2 (ページ=0x04 アドレス=0x2D) [リセット=6Ah]
      157. 8.9.157 TF_MAX_ATTN3 (ページ=0x04 アドレス=0x2E) [リセット=86h]
      158. 8.9.158 TF_MAX_ATTN4 (ページ=0x04 アドレス=0x2F) [リセット=00h]
      159. 8.9.159 LD_CFG0 (ページ=0x04 アドレス=0x40) [リセット=03h]
      160. 8.9.160 LD_CFG1 (ページ=0x04 アドレス=0x41) [リセット=20h]
      161. 8.9.161 LD_CFG2 (ページ=0x04 アドレス=0x42) [リセット=00h]
      162. 8.9.162 LD_CFG3 (ページ=0x04 アドレス=0x43) [リセット=00h]
      163. 8.9.163 LD_CFG4 (ページ=0x04 アドレス=0x44) [リセット=00h]
      164. 8.9.164 LD_CFG5 (ページ=0x04 アドレス=0x45) [リセット=20h]
      165. 8.9.165 LD_CFG6 (ページ=0x04 アドレス=0x46) [リセット=00h]
      166. 8.9.166 LD_CFG7 (ページ=0x04 アドレス=0x47) [リセット=00h]
      167. 8.9.167 CLD_EFF_1 (ページ = 0x04 アドレス = 0x48) [リセット = 6Ch]
      168. 8.9.168 CLD_EFF_2 (ページ = 0x04 アドレス = 0x49) [リセット = CCh]
      169. 8.9.169 CLD_EFF_3 (ページ = 0x04 アドレス = 0x4A) [リセット = CDh]
      170. 8.9.170 CLD_EFF_4 (ページ = 0x04 アドレス = 0x4B) [リセット = 00h]
      171. 8.9.171 LDG_RES1 (ページ=0x04 アドレス=0x4C) [リセット=00h]
      172. 8.9.172 LDG_RES2 (ページ=0x04 アドレス=0x4D) [リセット=00h]
      173. 8.9.173 LDG_RES3 (ページ=0x04 アドレス=0x4E) [リセット=00h]
      174. 8.9.174 LDG_RES4 (ページ=0x04 アドレス=0x4F) [リセット=00h]
      175. 8.9.175 INIT_3 (ページ=0xFD アドレス=0x3E) [リセット=45h]
    10. 8.10 SDOUT の式
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
    3. 9.3 設計要件
    4. 9.4 詳細な設計手順
      1. 9.4.1 モノラル / ステレオの構成
      2. 9.4.2 EMI パッシブ・デバイス
    5. 9.5 アプリケーション曲線
  11. 10初期化セットアップ
    1. 10.1 初期デバイス構成 - 電源投入およびソフトウェア・リセット
    2. 10.2 初期デバイス構成 - PWR_MODE0
    3. 10.3 初期デバイス構成 - PWR_MODE1
    4. 10.4 初期デバイス構成 - PWR_MODE2
    5. 10.5 初期デバイス構成 - PWR_MODE3
    6. 10.6 デバイス構成 - 44.1kHz
    7. 10.7 過電力保護 - OCP プログラミング
    8. 10.8 DSP のループバック
  12. 11電源に関する推奨事項
    1. 11.1 電源モード
  13. 12レイアウト
    1. 12.1 レイアウトのガイドライン
    2. 12.2 レイアウト例
  14. 13デバイスおよびドキュメントのサポート
    1. 13.1 ドキュメントの更新通知を受け取る方法
    2. 13.2 コミュニティ・リソース
    3. 13.3 商標
  15. 14メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

8.4.10 クロックおよび PLL

デバイスのクロックは、SBCLK 入力クロックから取得されます。表 8-5 および 表 8-6 に、各サンプリング・レートに対する有効な SBCLK クロック周波数と SBCLK 対 FSYNC 比を示します。

表 8-5 サポートされる SBCLK 周波数 (48kHz ベースのサンプル・レート)
サンプル・レート (kHz) SBCLK 対 FSYNC 比
16 24 32 48 64 96 125
48kHz 768kHz 1.152MHz 1.536MHz 2.304MHz 3.072MHz 4.608MHz 6MHz
96kHz 1.536MHz 2.304MHz 3.072MHz 4.608MHz 6.144MHz 9.216MHz 12MHz
サンプル・レート (kHz) SBCLK 対 FSYNC 比
128 192 250 256 384 500 512
48kHz 6.144MHz 9.216MHz 12MHz 12.288MHz 18.432MHz 24MHz 24.576MHz
96kHz 12.288MHz 18.432MHz 24MHz 24.576MHz - - -
表 8-6 サポートされる SBCLK 周波数 (44.1kHz ベースのサンプル・レート)
サンプル・レート (kHz) SBCLK 対 FSYNC 比
16 24 32 48 64 96 125
44.1kHz 705.6kHz 1.0584MHz 1.4112MHz 2.1168MHz 2.8224MHz 4.2336MHz 5.5125MHz
88.2kHz 1.4112MHz 2.1168MHz 2.8224MHz 4.2336MHz 5.6448MHz 8.4672MHz 11.025MHz
サンプル・レート (kHz) SBCLK 対 FSYNC 比
128 192 250 256 384 500 512
44.1kHz 5.6448MHz 8.4672MHz 11.025MHz 11.2896MHz 16.9344MHz 22.05MHz 22.5792MHz
88.2kHz 11.2896MHz 16.9344MHz 22.05MHz 22.5792MHz - - -

サンプル・レートが SAMP_RATE[2:0] レジスタ・ビットによって適切に構成されている場合、SBCLK 対 FSYNC 比が有効である限り、構成を追加する必要はありません。デバイスは不適切な SBCLK 周波数や SBCLK 対 FSYNC 比を検出し、ボリュームは再生パスを低下させて、可聴アーティファクトを最小限に抑えます。クロック誤差が検出されると、DIS_CLK_HALT ビットが Low の場合、デバイスは CLK_HALT_TIMER[2:0] レジスタ・ビットで設定した時間経過後に低消費電力停止モードに入ります。さらに、CLK_PWR_UD_EN レジスタ・ビットが High にセットされていると、デバイスは有効なクロック信号で自動的に電源オンとオフを行うことができます。この機能がイネーブルの間、デバイスのサンプリング・レートを変更することはできません。この機能を正常に動作させるために、このモードでは DIS_CLK_HALT ビット・レジスタを Low にセットする必要があります。