GUI für Evaluierungsmodul (EVM)
CDCE62005
Taktgenerator/Jitter-Cleaner mit 5/10 Ausgängen und integriertem Dual-VCO
Datenblatt
CDCE62005
- Superior Performance:
- Low Noise Clock Generator: 550 fs rms typical (10 kHz to 20 MHz Integration Bandwidth),
FC = 100 MHz - Low Noise Jitter Cleaner: 2.6 ps rms typical (10 kHz to 20 MHz Integration Bandwidth),
FC = 100 MHz
- Low Noise Clock Generator: 550 fs rms typical (10 kHz to 20 MHz Integration Bandwidth),
- Flexible Frequency Planning:
- 5 Fully Configurable Outputs: LVPECL, LVDS, LVCMOS and Special High Swing Output Modes
- Unique Dual-VCO Architecture Supports a Wide Tuning Range: 1.750 GHz to 2.356 GHz
- Output Frequency Ranges from 4.25 MHz to 1.175 GHz in Synthesizer Mode
- Output Frequency up to 1.5 GHz in Fan-Out Mode
- Independent Coarse Skew Control on all Outputs
- High Flexibility:
- Integrated EEPROM Determines Device Configuration at Power-up
- Smart Input Multiplexer Automatically Switches Between One of Three Reference Inputs
- 7-mm × 7-mm 48-Pin VQFN Package (RGZ)
- –40°C to +85°C Temperature Range
The CDCE62005 is a high performance clock generator and distributor featuring low output jitter, a high degree of configurability via a SPI interface, and programmable start up modes determined by on-chip EEPROM. Specifically tailored for clocking data converters and high-speed digital signals, the CDCE62005 achieves jitter performance well under 1 ps RMS (10 kHz to 20 MHz integration bandwidth).
The CDCE62005 incorporates a synthesizer block with partially integrated loop filter, a clock distribution block including programmable output formats, and an input block featuring an innovative smart multiplexer. The clock distribution block includes five individually programmable outputs that can be configured to provide different combinations of output formats (LVPECL, LVDS, LVCMOS). Each output can also be programmed to a unique output frequency (up to 1.5 GHz) and skew relationship via a programmable delay block (note that frequency range depends on operational mode and output format selected). If all outputs are configured in single-ended mode (for example, LVCMOS), the CDCE62005 supports up to ten outputs. Each output can select one of four clock sources to condition and distribute including any of the three clock inputs or the output of the frequency synthesizer. The input block includes two universal differential inputs which support frequencies in the range of 40 kHz to 500 MHz and an auxiliary input that can be configured to connect to an external crystal via an on chip oscillator block.
The smart input multiplexer has two modes of operation, manual and automatic. In manual mode, the user selects the synthesizer reference via the SPI interface. In automatic mode, the input multiplexer will automatically select between the highest priority input clock available.
Technische Dokumentation
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 11 | Typ | Titel | Datum | ||
|---|---|---|---|---|
| * | Data sheet | CDCE62005 3:5 Clock Generator, Jitter Cleaner with Integrated Dual VCOs datasheet (Rev. G) | PDF | HTML | 23 Mai 2016 |
| User guide | TSW6011EVM Quick Start Guide (Rev. D) | 17 Aug 2016 | ||
| Application note | Clocking Design Guidelines: Unused Pins | 19 Nov 2015 | ||
| Application note | Effects of Clock Spur on High Speed DAC Performance (Rev. A) | 18 Mai 2015 | ||
| Application note | Effects of Clock Noise on High Speed DAC Performance | 08 Nov 2012 | ||
| Application note | Phase Noise Performance and Loop Bandwidth Optimization of CDCE62005 | 11 Aug 2011 | ||
| Application note | CDCE62005 Application Report | 21 Nov 2008 | ||
| Application note | LAN & WAN clock generation and muxing using the CDCE62005 | 19 Nov 2008 | ||
| User guide | Low Phase Noise Clock Evaluation Module — up to 1.5 Ghz | 11 Nov 2008 | ||
| Application note | CDCE62005 Phase Noise and Jitter Cleaning Performance | 05 Sep 2008 | ||
| Application note | CDCE62005 as Clock Solution for High-Speed ADCs | 04 Sep 2008 |
Design und Entwicklung
Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.
Evaluierungsplatine
CDCE62005EVM — CDCE62005EVM-Evaluierungsmodul
The CDCE62005 is a high performance clock generator and distributor featuring low output jitter, a high degree of configurability via a SPI interface, and programmable start up modes determined by on-chip EEPROM. Specifically tailored for clocking data converters and high-speed digital signals, (...)
Benutzerhandbuch: PDF
Evaluierungsplatine
DAC3152EVM — DAC3152 Dual-Digital-Analog-Wandler mit 10 Bit und 500 MSPS – Evaluierungsmodul
Das DAC3152EVM ist eine Platine, mit der Entwickler die Leistung des zweikanaligen Digital-Analog-Wandlers (DAC) DAC3152 von Texas Instruments mit 10 Bit und 500 MSPS sowie einem DDR-LVDS-Dateneingang mit 10 Byte großem Eingangsspannungsbereich evaluieren können, der sehr wenig Strom, geringe Größe (...)
Benutzerhandbuch: PDF
Evaluierungsplatine
DAC3162EVM — DAC3162 Zweikanal-Digital-Analog-Wandler mit 12 Bit und 500 MSPS, Evaluierungsmodul
Das DAC3162EVM ist eine Platine, mit der Entwickler die Leistung des zweikanaligen Digital-Analog-Wandlers (DAC) DAC3162 von Texas Instruments mit 12 Bit und 500 MSPS sowie einem DDR-LVDS-Dateneingang mit 12 Byte großem Eingangsspannungsbereich evaluieren können, der sehr wenig Strom, geringe Größe (...)
Benutzerhandbuch: PDF
Evaluierungsplatine
DAC3283EVM — DAC3283 Zweikanaliges, 16 Bit, 800 MSPS, 1x–4x interpolierendes Digital-zu-Analog-Evaluierungsmodul
The DAC3283EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments' dual-channel 16-bit 800 MSPS DAC3283 digital-to-analog converter (DAC) with 8-byte wide DDR LVDS data input, integrated 2x/4x interpolation filters and exceptional linearity at high IFs. The (...)
Benutzerhandbuch: PDF
Evaluierungsplatine
DAC3482EVM — DAC3482 – zweikanaliger Digital-Analog-Wandler, 16 Bit, 1,25 GSPS – Evaluierungsmodul
The DAC3482EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments' two-channel, ultra-low power, 16-bit, 1.25 GSPS DAC3482 digital-to-analog converter (DAC) with 16-bit or 8-bit wide DDR LVDS data input, integrated 2x/4x/8x/16x interpolation filters, 32-bit (...)
Benutzerhandbuch: PDF
Evaluierungsplatine
DAC3484EVM — DAC3484 Vierkanal, 16-Bit, 1,25-GSPS-Digital-Analog-Wandler-Evaluierungsmodul
The DAC3484EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments' four-channel, ultra-low power, 16-bit, 1.25 GSPS DAC3484 digital-to-analog converter (DAC) with 16-bit or 8-bit wide DDR LVDS data input, integrated 2x/4x/8x/16x interpolation filters, 32-bit (...)
Benutzerhandbuch: PDF
Evaluierungsplatine
DAC34H84EVM — DAC34H84 Vierkanal-Digital-Analog-Wandler mit 16 Bit und 1,25 GSPS – Evaluierungsmodul
The DAC34H84EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments' four-channel, ultra-low power, 16-bit, 1.25 GSPS DAC34H84 digital-to-analog converter (DAC) with 32-bit wide DDR LVDS data input, integrated 2x/4x/8x/16x interpolation filters, 32-bit NCO and (...)
Benutzerhandbuch: PDF
Evaluierungsplatine
DAC34SH84EVM — DAC34SH84 Vierkanal-Digital-Analog-Wandler mit 16 Bit und 1,5 GSPS – Evaluierungsmodul
The DAC34SH84EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments' four-channel, ultra-low power, 16-bit, 1.5 GSPS DAC34SH84 digital-to-analog converter (DAC) with 32-bit wide DDR LVDS data input, integrated 2x/4x/8x/16x interpolation filters, 32-bit NCO and (...)
Benutzerhandbuch: PDF
Support-Software
SCAC105 — CDCE62005 EVM Control Software Installer
Unterstützte Produkte und Hardware
Produkte
Taktgeneratoren
Hardware-Entwicklung
Evaluierungsplatine
Simulationstool
PSPICE-FOR-TI — PSpice® für TI Design-und Simulationstool
PSpice® für TI ist eine Design- und Simulationsumgebung, welche Sie dabei unterstützt, die Funktionalität analoger Schaltungen zu evaluieren. Diese voll ausgestattete Design- und Simulationssuite verwendet eine analoge Analyse-Engine von Cadence®. PSpice für TI ist kostenlos erhältlich und (...)
Referenzdesigns
TIDEP0036 — Referenzdesign mit dem TMS320C6657 zur Implementierung einer effizienten OPUS-Codec-Lösung
The TIDEP0036 reference design provides an example of the ease of running TI optimized Opus encoder/decoder on the TMS320C6657 device. Since Opus supports a a wide range of bit rates, frame sizes and sampling rates, all with low delay, it has applicability for voice communications, networked audio (...)
Referenzdesigns
TIDA-00078 — Direktes Abwärtswandlungssystem mit I/Q-Korrektur
The I/Q Correction block implemented in the Field Programmable Gate Array (FPGA) of the TSW6011EVM helps users to adopt a direct down conversion receiver architecture in a wireless system. The I/Q correction block consists of a single-tap blind algorithm, which corrects the frequency-independent (...)
| Gehäuse | Pins | Herunterladen |
|---|---|---|
| VQFN (RGZ) | 48 | Optionen anzeigen |
Bestellen & Qualität
Beinhaltete Information:
- RoHS
- REACH
- Bausteinkennzeichnung
- Blei-Finish/Ball-Material
- MSL-Rating / Spitzenrückfluss
- MTBF-/FIT-Schätzungen
- Materialinhalt
- Qualifikationszusammenfassung
- Kontinuierliches Zuverlässigkeitsmonitoring
Beinhaltete Information:
- Werksstandort
- Montagestandort
Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.
Support und Schulungen
TI E2E™-Foren mit technischem Support von TI-Ingenieuren
Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.
Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support.