JAJSL44 March   2023 DRV8952

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 ピン構成および機能
  6. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的な特性
  7. 7 詳細説明
    1. 7.1  概要
    2. 7.2  機能ブロック図
    3. 7.3  機能説明
    4. 7.4  独立のハーフブリッジ動作
    5. 7.5  電流検出とレギュレーション
      1. 7.5.1 電流検出とフィードバック
      2. 7.5.2 外付け抵抗による電流検出
      3. 7.5.3 電流レギュレーション
    6. 7.6  チャージ・ポンプ
    7. 7.7  リニア電圧レギュレータ
    8. 7.8  VCC 電圧電源
    9. 7.9  ロジック・レベル・ピンの図
    10. 7.10 保護回路
      1. 7.10.1 VM 低電圧誤動作防止 (UVLO)
      2. 7.10.2 VCP 低電圧誤動作防止 (CPUV)
      3. 7.10.3 ロジック電源パワーオン・リセット (POR)
      4. 7.10.4 過電流保護 (OCP)
      5. 7.10.5 サーマル・シャットダウン (OTSD)
      6. 7.10.6 nFAULT 出力
      7. 7.10.7 フォルト条件のまとめ
    11. 7.11 デバイスの機能モード
      1. 7.11.1 スリープ・モード (nSLEEP = 0)
      2. 7.11.2 動作モード
      3. 7.11.3 nSLEEP リセット・パルス
      4. 7.11.4 機能モードのまとめ
  8. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 ソレノイド負荷の駆動
        1. 8.1.1.1 ソレノイド・ドライバの代表的なアプリケーション
        2. 8.1.1.2 熱に関する計算
          1. 8.1.1.2.1 電力損失の計算
          2. 8.1.1.2.2 接合部温度の推定
        3. 8.1.1.3 アプリケーション特性の波形
      2. 8.1.2 ステッパ・モーターの駆動
        1. 8.1.2.1 ステッパ・ドライバの代表的なアプリケーション
        2. 8.1.2.2 電力損失の計算
        3. 8.1.2.3 接合部温度の推定
      3. 8.1.3 ブラシ付き DC モーターの駆動
        1. 8.1.3.1 ブラシ付き DC ドライバの代表的なアプリケーション
        2. 8.1.3.2 電力損失の計算
        3. 8.1.3.3 接合部温度の推定
        4. 8.1.3.4 単一のブラシ付き DC モーターの駆動
      4. 8.1.4 熱電冷却器 (TEC) の駆動
      5. 8.1.5 ブラシレス DC モーターの駆動
  9. 9 パッケージの熱に関する考慮事項
    1. 9.1 DDW パッケージ
      1. 9.1.1 熱性能
        1. 9.1.1.1 定常状態熱性能
        2. 9.1.1.2 過渡熱性能
  10. 10電源に関する推奨事項
    1. 10.1 バルク容量
    2. 10.2 電源
  11. 11レイアウト
    1. 11.1 レイアウトのガイドライン
    2. 11.2 PCB 材料に関する推奨事項
    3. 11.3 熱に関する注意事項
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 関連資料
    2. 12.2 ドキュメントの更新通知を受け取る方法
    3. 12.3 サポート・リソース
    4. 12.4 商標
    5. 12.5 静電気放電に関する注意事項
    6. 12.6 用語集
  13. 13メカニカル、パッケージ、および注文情報
    1. 13.1 テープおよびリール情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

9.1.1 熱性能

データシートに規定する接合部から周囲への熱抵抗 RθJA は、おもに各種ドライバの比較または熱性能の概算に役立ちます。しかし、実際のシステム性能は、PCB 層構成 (スタックアップ)、配線、ビア数、サーマル・パッド周りの銅面積に応じて、この値よりも良くなったり、悪くなったりします。ドライバが特定の電流を駆動する時間の長さもまた、消費電力や熱性能に影響を与えます。ここでは、定常状態および過渡熱条件での設計方法について考察します。

このセクションのデータは、次の基準を使用してシミュレーションしたものです。

HTSSOP (DDW パッケージ)

  • 2 層 PCB (サイズ 114.3 x 76.2 x 1.6mm)、標準 FR4、1oz (35μm 銅箔厚) または 2oz 銅箔厚。サーマル・ビアはサーマル・パッドの下にのみ配置 (13 x 5 個のサーマル・ビア・アレイ、1.1mm 間隔、0.2mm 直径、0.025mm 銅メッキ)。
    • 上層：HTSSOP パッケージ・フットプリントと銅プレーン・ヒートシンク。シミュレーションでは、上層の銅箔面積を変化させています。
    • 下層：ドライバのサーマル・パッド下のビアで熱的に接続されたグランド・プレーン。下層の銅箔面積は上層の銅箔面積によって変化します。
  • 4 層 PCB (サイズ 114.3 x 76.2 x 1.6mm)、標準 FR4。外側のプレーンは 1oz (35μm 銅箔厚) または 2oz 銅箔厚。内側のプレーンは 1oz で一定。サーマル・ビアはサーマル・パッドの下にのみ配置 (13 x 5 個のサーマル・ビア・アレイ、1.1mm 間隔、0.2mm 直径、0.025mm 銅メッキ)。
    • 上層：HTSSOP パッケージ・フットプリントと銅プレーン・ヒートシンク。シミュレーションでは、上層の銅箔面積を変化させています。
    • 中間層 1：サーマル・パッドとビアで熱的に接続された GND プレーン。グランド・プレーンの面積は、上層の銅箔面積によって異なります。
    • 中間層 2：電源プレーン、熱的接続なし。電源プレーンの面積は、上層の銅箔面積によって異なります。
    • 下層：TOP および内部 GND プレーンからビア・スティッチで熱的に接続された信号層。下層のサーマル・パッドは上層の銅箔面積と同じサイズ。

DDW パッケージについてシミュレーションした基板の例を 図 9-1 に示します。表 9-1 に、各シミュレーションで変化させた基板の寸法を示します。

GUID-20230308-SS0I-5F0B-JGCB-5VZ8XJQGDDPB-low.png図 9-1 DDW の PCB モデルの上層
表 9-1 DDW パッケージの寸法 A
銅 (Cu) 面積 (cm2)寸法 A (mm)
219.79
426.07
8

34.63

1646.54

32

63.25