JAJSO89B February   2023  – September 2023 LM2005

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. 改訂履歴
  6. ピン構成と機能
  7. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 スイッチング特性
    7. 6.7 タイミング図
    8. 6.8 代表的特性
  8. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 起動と UVLO
      2. 7.3.2 入力段
      3. 7.3.3 レベル・シフト
      4. 7.3.4 出力段
      5. 7.3.5 グランドより低い SH 過渡電圧
    4. 7.4 デバイスの機能モード
  9. アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 ブートストラップおよび GVDD コンデンサの選択
        2. 8.2.2.2 外部ゲート・ドライバ抵抗の選択
        3. 8.2.2.3 ドライバの電力損失の推定
      3. 8.2.3 アプリケーション曲線
  10. 電源に関する推奨事項
  11. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 デバイスのサポート
      1. 11.1.1 サード・パーティ製品に関する免責事項
    2. 11.2 ドキュメントのサポート
      1. 11.2.1 関連資料
    3. 11.3 ドキュメントの更新通知を受け取る方法
    4. 11.4 サポート・リソース
    5. 11.5 商標
    6. 11.6 静電気放電に関する注意事項
    7. 11.7 用語集
  13. 12メカニカル、パッケージ、および注文情報

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ(パッケージ|ピン)
  • D|8
  • DSG|8
サーマルパッド・メカニカル・データ

アプリケーション曲線

図 8-2図 8-3 に、ローサイド・ドライバとハイサイド・ドライバの立ち上がり時間とターンオン伝搬遅延をそれぞれ示します。同様に、図 8-4図 8-5 に、立ち下がり時間とターンオフ伝搬遅延を示します。各チャネル (INH、INL、GH、GL) にはラベルが付けられ、波形の左側に表示されています。

テスト条件:負荷容量 1nF、ゲート抵抗 4Ω、VDD = 12V、fSW = 50kHz

GUID-20230512-SS0I-PQPP-QPJV-468CGZ8P9HCS-low.svg
CL = 1nF RG = 4Ω VGVDD = 12V fSW = 50kHz
図 8-2 GL 立ち上がり時間と INL から GL へのターンオン伝搬遅延
GUID-20230512-SS0I-JNZQ-RQX0-RBK7PPLGJZ2M-low.svg
CL = 1nF RG = 4Ω VDD = 12V fSW = 50kHz
図 8-4 GL 立ち下がり時間と INL から GL へのターンオフ伝搬遅延
GUID-20230512-SS0I-GLZG-CCDF-CRRPWZHKDSNZ-low.svg
CL = 1nF RG = 4Ω VGVDD = 12V fSW = 50kHz
図 8-3 GH 立ち上がり時間と INH から GH へのターンオン伝搬遅延
GUID-20230512-SS0I-KXKP-HFCH-RKFNG8DQT4KD-low.svg
CL = 1nF RG = 4Ω VDD = 12V fSW = 50kHz
図 8-5 GH 立ち下がり時間と INH から GH へのターンオフ伝搬遅延