JAJS443Q August   2004  – July 2022 TL431 , TL432

PRODUCTION DATA  

  1. 特長
  2. アプリケーション
  3. 概要
  4. 改訂履歴
  5. デバイス比較表
  6. ピン構成と機能
  7. 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  熱に関する情報
    4. 7.4  推奨動作条件
    5. 7.5  電気的特性、TL431C、TL432C
    6. 7.6  電気的特性、TL431I、TL432I
    7. 7.7  電気的特性、TL431Q、TL432Q
    8. 7.8  電気的特性、TL431AC、TL432AC
    9. 7.9  電気的特性、TL431AI、TL432AI
    10. 7.10 電気的特性、TL431AQ、TL432AQ
    11. 7.11 電気的特性、TL431BC、TL432BC
    12. 7.12 電気的特性、TL431BI、TL432BI
    13. 7.13 電気的特性、TL431BQ、TL432BQ
    14.     標準的特性
  8. パラメータ測定情報
  9. 詳細説明
    1. 9.1 概要
    2. 9.2 機能ブロック図
    3. 9.3 機能説明
    4. 9.4 デバイスの機能モード
      1. 9.4.1 開ループ (コンパレータ)
      2. 9.4.2 閉ループ
  10. 10アプリケーションと実装
    1. 10.1 アプリケーション情報
    2. 10.2 代表的なアプリケーション
      1. 10.2.1 基準電圧内蔵コンパレータ
        1. 10.2.1.1 設計要件
        2. 10.2.1.2 詳細な設計手順
          1. 10.2.1.2.1 基本動作
            1. 10.2.1.2.1.1 オーバードライブ
          2. 10.2.1.2.2 出力電圧およびロジック入力レベル
            1. 10.2.1.2.2.1 入力抵抗
        3. 10.2.1.3 アプリケーション曲線
      2. 10.2.2 シャント・レギュレータ / 基準電圧
        1. 10.2.2.1 設計要件
        2. 10.2.2.2 詳細な設計手順
          1. 10.2.2.2.1 出力/カソード電圧の設定
          2. 10.2.2.2.2 総合精度
          3. 10.2.2.2.3 安定性
          4. 10.2.2.2.4 起動時間
        3. 10.2.2.3 アプリケーション曲線
    3. 10.3 システム例
  11. 11電源に関する推奨事項
  12. 12レイアウト
    1. 12.1 レイアウトのガイドライン
    2. 12.2 レイアウト例
  13. 13デバイスおよびドキュメントのサポート
    1. 13.1 デバイス命名規則
    2. 13.2 関連リンク
    3. 13.3 Receiving Notification of Documentation Updates
    4. 13.4 サポート・リソース
    5. 13.5 商標
    6. 13.6 Electrostatic Discharge Caution
    7. 13.7 Glossary
  14. 14メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報
出力電圧およびロジック入力レベル

TL431 をコンパレータとして適切に使用するためには、そのロジック出力は、受信側のロジック・デバイスが読み取れるものである必要があります。これは、入力 HIGH / LOW レベル・スレッショルド電圧レベル (一般に VIH および VIL と表示されます) を知ることにより可能になります。

図 10-2 に示すように、開ループ / コンパレータ・モードでのTL431 の出力 LOW レベル電圧は約 2V であり、一般に 5V 電源ロジックでは十分ですが、3.3V および 1.8V 電源ロジックでは機能しません。この問題に対処するには、抵抗分圧器を出力につないで、低電圧の受信側ロジック・デバイスが読み取れる電圧まで減衰させるという方法があります。

TL431 はオープンコレクタであるため、出力 HIGH 電圧は VSUP と等しくなります。VSUP が受信側ロジック・デバイスの最大入力電圧の許容公差をはるかに上回る場合は、受信側ロジック・デバイスの信頼性を確保するために出力を減衰させる必要があります。

出力に抵抗分圧器を使用するときには、必ず分圧抵抗 (図 10-1 の R1 および R2) の合計が RSUP をはるかに上回るようにし、電源オフ時に TL431 が VSUP に近い値までプルするのを妨げないようにしてください。