JAJSMG9E March   2021  – December 2023 TPS3704

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイス命名規則
  6. 5 ピン構成と機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 タイミング図
    8. 6.8 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 VDD
      2. 7.3.2 SENSEx 入力
        1. 7.3.2.1 SENSEx ピンの電圧過渡耐性
          1. 7.3.2.1.1 SENSEx ヒステリシス
      3. 7.3.3 RESETx/RESETx
    4. 7.4 デバイスの機能モード
      1. 7.4.1 通常動作 (VDD > VDD(MIN))
      2. 7.4.2 低電圧誤動作防止 (VPOR < VDD < UVLO)
      3. 7.4.3 パワーオン リセット (VDD < VPOR)
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 電圧スレッショルド精度
      2. 8.1.2 可変電圧スレッショルド
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計 1：マイクロコントローラの電源レール用のマルチレール・ウィンドウ監視
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
      2. 8.2.2 設計 2：機能安全のユースケースを強化するための手動セルフ・テスト・オプション
        1. 8.2.2.1 設計要件
        2. 8.2.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
      1. 8.3.1 電源に関するガイドライン
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス命名規則
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

8.2.2.1 設計要件

表 8-2 設計要件
パラメータ 設計要件 設計結果
監視対象レール 公称 3.3V AVDD、3.3V の ±4% (デバイス精度を含む) を外れた場合は警告あり、10ms のリセット遅延 ワースト ケース VIT+(OV) = 3.432V (+4%)
ワースト ケース VIT–(UV) = 3.168V (-4%)
公称 1.8V IOVDD、1.8V の ±4% (デバイス精度を含む) を外れた場合は警告あり、10ms のリセット遅延 ワースト ケース VIT+(OV) = 1.872V (+4%)
ワースト ケース VIT–(UV) = 1.728V (-4%)
公称 1.2V DVDD、1.2V の ±4% (デバイス精度を含む) を外れた場合は警告あり、10ms のリセット遅延 ワースト ケース VIT+(OV) = 1.248V (+4%)
ワースト ケース VIT–(UV) = 1.152V (-4%)
SENSE4
(セルフ テスト オプション)		 VDD への 100kΩ プルアップ抵抗、GND への NFET プルダウン トランジスタ付き UV_Trig = High - SENSE4 ピンが Low になる
UV_Trig = Low - 通常動作時
出力ロジック電圧 5V CMOS 5V CMOS
システム最大
IDD 電流		 25μA 5.5µA (最大 20µA)