JAJSMZ6 december 2021 UCC28781
PRODUCTION DATA
出力短絡が印加されると、ピーク電流が PPL 制限値に達し、UCC28781A を除く 160ms の OPP フォルト・タイマがトリガされます。このイベント中は補助巻線電圧が 0V に近いため、VDD 電源が失われます。追加の短絡検出なしで、160ms のタイムアウト前に VVDD が VVDD(OFF) に達した場合、OPP フォルトの 1.5s の回復時間はトリガできず、UVLO リサイクルのみが実行されます。このシナリオを解決するため、VVDD が VVDD(OFF) に達すると、UCC28781 は 2 つの追加パラメータを確認して出力の短絡イベントを識別し、160ms の経過を待たずにフォルト応答をトリガします。具体的には、VVDD が VVDD(OFF) に達したとき、どちらかの VCST が OPP スレッショルド (VCST(OPP)) を上回るか、VS ピンの電圧が 0.5V を下回ると、自動回復のために 1.5 秒の回復遅延が開始されます。このインテリジェンス層を追加することで、継続的な短絡発生時の平均負荷電流を大幅に低減でき、電源の熱ストレスも大幅に低減できます。