6 出力のデジタル ロー パス フィルタリング

ISO1228 は、INx および WBx データ パスでの内蔵デジタル ロー パス フィルタをサポートしています。各 OUTx チャネルのフィルタ値は、SPI プログラム可能な REGMAP に示されるアドレスに書き込むことで、個別に設定できます。または、F0/F1 デバイスのピン（ピン 23 および 24）を使用して、すべてのチャネルに対応するユニバーサル フィルタを設定することもできます。ただし、レジスタのフィルタ設定の優先度が高くなります。

OUTx データとワイヤ破損データにフィルタリングを適用することはできますが、OUTx のフィルタはプログラム可能で、ワイヤ破損フィルタ値は固定され、常時オンです。

SPI レジスタの 1 つ以上のチャネルでフィルタリングが有効（MSB = 1）になっている場合、レジスタ フィルタ設定が優先されます。レジスタですべてのチャネルが無効なら（MSB = 0）、F0/F1 が優先されます。F0/F1 = 0/0 の場合、フィルタはグローバルに無効になります。

デジタル ロー パス フィルタ平均化時間（TFILT）により、入力の平均化ウィンドウが決定されます。ISO1228 のフィルタはロー パス フィルタであり、9 つの許容レベルに設定できます。

各フィルタは飽和 3 ビット カウンタで、内部クロックで動作しているリセット/クリアはありません。任意のフィルタのクロック周期は、フィルタ遅延値を 8 で割った値になります。

カウンタは、パケット全体で OUTx の各ビットのオン持続時間（値= 1）またはオフ持続時間（値= 0）をカウントし、持続時間が対応するフィルタ値を超えるかどうかを評価できます。その場合は、新しい値のみを REGMAP に保存して MCU に通知できます。ただし、標準的なグリッチ フィルタとは異なり、フィルタ値より短いパルスは完全に除去されません。代わりに、グリッチを減衰させて信号に加算することで、ロー パス応答を実現します。

フィルタを実行しているクロック周期は、FILTER_TIME / 8 として導かれます。たとえば、前の図では、FILTER_VALUE = 8us です。たとえば、OUTx の各パルス幅が最小時間の 8us を超えている必要があるため、FILTER_CLK = 1MHz と通信します。

3 ビットカウンタは、カウンタがフィルタ入力で値= 1 を検出するたびにインクリメントでき、カウンタが値= 0 を検出するとデクリメントできます。この図に示すように、フィルタなしのOUT1 は 6us の間 1 であるため、カウンタは 6 までカウントされています。次にOUT1 の立ち下がりエッジで、入力が 2us の間 Low（低）に維持されるため、カウンタは 4 に減少します。この期間はすべて、フィルタ出力は以前の値を維持します。この後、OUT1 が 1 に上がり、さらに 4 サイクルにわたって High（高）のままになると、カウンタは値= 8 に達し、フィルタ出力は値= 1 に更新されます。