JAJSAK8P September   2006  – August 2024 DS90UR124 , DS90UR124-Q1 , DS90UR241 , DS90UR241-Q1

PRODUCTION DATA  

  1.   1
  2. 1特長
  3. 2アプリケーション
  4. 3概要
  5. 4ピン構成および機能
  6. 5仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 シリアライザの TCLK の入力タイミング要件
    7. 5.7 シリアライザのスイッチング特性
    8. 5.8 デシリアライザのスイッチング特性
    9. 5.9 代表的特性
  7. 6詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  初期化およびロック機能
      2. 6.3.2  データ転送
      3. 6.3.3  再同期
      4. 6.3.4  パワーダウン
      5. 6.3.5  トライステート
      6. 6.3.6  プリエンファシス
      7. 6.3.7  AC 結合および終端
        1. 6.3.7.1 レシーバ終端オプション 1
        2. 6.3.7.2 レシーバ終端オプション 2
        3. 6.3.7.3 レシーバ終端オプション 3
      8. 6.3.8  信号品質向上機能
      9. 6.3.9  @SPEED-BIST テスト機能
      10. 6.3.10 DS90C241、DS90C124 との下位互換モード
    4. 6.4 デバイスの機能モード
  8.   アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 DS90UR241 と DS90UR124 の使い方
      2. 7.1.2 ディスプレイ アプリケーション
      3. 7.1.3 代表的なアプリケーションの接続
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 DS90UR241-Q1 の代表的なアプリケーションの接続
        1. 7.2.1.1 設計要件
        2. 7.2.1.2 詳細な設計手順
          1. 7.2.1.2.1 電源に関する考慮事項
          2. 7.2.1.2.2 ノイズ マージン
          3. 7.2.1.2.3 伝送媒体
          4. 7.2.1.2.4 46
          5. 7.2.1.2.5 ライブ リンク挿入
        3. 7.2.1.3 アプリケーション曲線
      2. 7.2.2 DS90UR124 の代表的なアプリケーションの接続
        1. 7.2.2.1 設計要件
        2. 7.2.2.2 詳細な設計手順
        3. 7.2.2.3 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
        1. 7.4.1.1 プリント基板レイアウトと電源系の注意事項
        2. 7.4.1.2 LVDS 相互接続のガイドライン
      2. 7.4.2 レイアウト例
  9. 7デバイスおよびドキュメントのサポート
    1. 7.1 デバイス サポート
    2. 7.2 ドキュメントのサポート
      1. 7.2.1 関連資料
    3. 7.3 ドキュメントの更新通知を受け取る方法
    4. 7.4 サポート・リソース
    5. 7.5 商標
    6. 7.6 静電気放電に関する注意事項
    7. 7.7 用語集
  10. 8改訂履歴
  11.   メカニカル、パッケージ、および注文情報

3 概要

DS90URxxx-Q1 チップセットは、24 ビットのパラレル バスを、クロック情報が埋め込まれた、完全に透過的なデータ / 制御 FPD-Link II LVDS シリアル ストリームに変換します。このチップセットは、18 ビット色深度(RGB666)、「HS、VS、DE」、3 つの追加汎用データ チャネルを必要とするディスプレイのグラフィカル データを駆動するために設計されています。この単一のシリアル ストリームにより、パラレル データとクロック パスの間でスキューの問題が排除されるため、PCB 上の配線およびケーブルで 24 ビットのデータ バスを簡単に転送できます。本デバイスを使うと、データ パスを狭くでき、PCB レイヤ、ケーブル幅、コネクタのサイズとピン数のすべてを削減できるため、システム コストを低減できます。

DS90URxxx-Q1 は、高速 I/O に FPD-Link II LVDS 方式を採用しています。FPD-Link II LVDS は、シリアル伝送パス上で確実にデータを転送するための低消費電力かつ低ノイズの環境を提供します。動作周波数範囲について、シリアライザの出力エッジ レートを最適化することにより、さらに EMI が低減されます。

さらに、このデバイスにはプリエンファシス機能があり、損失の多いケーブル上で長距離の伝送を行えるよう信号をブーストできます。内部の DC バランスされたエンコードおよびデコードを使用して、AC カップリング相互接続に対応できます。テキサス・インスツルメンツ独自のランダム ロックを使うと、シリアライザのパラレル データは、REFCLK を必要とせずに、デシリアライザに対してランダム化されます。

製品情報
部品番号 パッケージ (1) 本体サイズ (公称)(2)
DS90UR124-Q1 TQFP (64) 10.00mm × 10.00mm
DS90UR241-Q1 TQFP (48) 7.00mm × 7.00mm
(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
DS90UR124-Q1 DS90UR241-Q1 アプリケーション図アプリケーション図
DS90UR124-Q1 DS90UR241-Q1 ブロック図ブロック図