ホーム インターフェイス 高速 SerDes FPD-Link SerDes

DS90UR241-Q1

アクティブ

5 ~ 43MHz、DC 平衡型、24 ビット FPD-Link II シリアライザ - 車載グレード

製品詳細

Function Serializer Color depth (bpp) 18 Input compatibility LVCMOS Output compatibility FPD-Link LVDS Features Low-EMI Point-to-Point Communication Applications In-vehicle Infotainment (IVI) EMI reduction LVDS Diagnostics BIST Rating Automotive Operating temperature range (°C) -40 to 105
Function Serializer Color depth (bpp) 18 Input compatibility LVCMOS Output compatibility FPD-Link LVDS Features Low-EMI Point-to-Point Communication Applications In-vehicle Infotainment (IVI) EMI reduction LVDS Diagnostics BIST Rating Automotive Operating temperature range (°C) -40 to 105
TQFP (PFB) 48 81 mm² 9 x 9
  • 5MHz から43MHz の埋め込みクロックとDC バランス・モー
    ドでの24:1 および1:24 のデータ伝送
  • LVDS 出力上の外付け抵抗を介し、最長10m のシールド・
    ツイストペア・ケーブルを駆動できるユーザー定義のプリエン
    ファシス・ドライブ機能
  • トランスミッタとレシーバの両方でユーザーが選択可能なパラ
    レル・データのクロック・エッジ
  • AC 結合のデータ伝送をサポート
  • トランスミッタとレシーバのそれぞれをパワーダウン制御
  • レシーバの埋め込みクロックCDR ( クロックおよびデータ・リカ
    バリ) はリファレンス・クロック不要
  • すべてコード化されたRDL ( ランダム・データ・ロック) が活
    線挿抜アプリケーションをサポート
  • LOCK 出力フラグによりレシーバ側のデータ品質を確保
  • レシーバ側のRCLKとRDATAの間でバランスTSETUP/THOLD
  • レシーバの調整可能PTO ( プログレッシブ・ターンオン) の
    LVCMOS 出力により、EMIとSSO の影響を最小限に抑制
  • At-Speed BIST 機能によりLVDS 伝送ラインを確認
  • すべてのLVCMOS 入力および制御ピンに内部プルダウン
  • トランスミッタとレシーバにPLL のオンチップ・フィルタ
  • トランスミッタは48 ピンTQFP パッケージ、レシーバは64 ピン
    TQFP パッケージで提供
  • 純粋なCMOS 0.35µmプロセス
  • 電源電圧範囲3.3V± 10%
  • 温度範囲– 40 °C~+ 105 °C
  • 8kV 以上のHBM ESD 構造
  • ISO 10605 ESD 認定取得およびAEC-Q100 準拠
  • DS90C241/DS90C124との下位互換

  • 5MHz から43MHz の埋め込みクロックとDC バランス・モー
    ドでの24:1 および1:24 のデータ伝送
  • LVDS 出力上の外付け抵抗を介し、最長10m のシールド・
    ツイストペア・ケーブルを駆動できるユーザー定義のプリエン
    ファシス・ドライブ機能
  • トランスミッタとレシーバの両方でユーザーが選択可能なパラ
    レル・データのクロック・エッジ
  • AC 結合のデータ伝送をサポート
  • トランスミッタとレシーバのそれぞれをパワーダウン制御
  • レシーバの埋め込みクロックCDR ( クロックおよびデータ・リカ
    バリ) はリファレンス・クロック不要
  • すべてコード化されたRDL ( ランダム・データ・ロック) が活
    線挿抜アプリケーションをサポート
  • LOCK 出力フラグによりレシーバ側のデータ品質を確保
  • レシーバ側のRCLKとRDATAの間でバランスTSETUP/THOLD
  • レシーバの調整可能PTO ( プログレッシブ・ターンオン) の
    LVCMOS 出力により、EMIとSSO の影響を最小限に抑制
  • At-Speed BIST 機能によりLVDS 伝送ラインを確認
  • すべてのLVCMOS 入力および制御ピンに内部プルダウン
  • トランスミッタとレシーバにPLL のオンチップ・フィルタ
  • トランスミッタは48 ピンTQFP パッケージ、レシーバは64 ピン
    TQFP パッケージで提供
  • 純粋なCMOS 0.35µmプロセス
  • 電源電圧範囲3.3V± 10%
  • 温度範囲– 40 °C~+ 105 °C
  • 8kV 以上のHBM ESD 構造
  • ISO 10605 ESD 認定取得およびAEC-Q100 準拠
  • DS90C241/DS90C124との下位互換

DS90UR241/124 チップセットは、24ビットのパラレル・バスをクロック情報を埋め込んだ完全にトランスペアレントなデータ/制御LVDS シリアル・データ列に変換します。1 つのシリアル・データ列では24ビット・パラレル・データ・バスで問題となるクロックとのスキュー を考慮する必要はないので、プリント基板やケーブルでの伝送が容易になります。あわせてプリント基板層数やケーブル幅、コネク タ・サイズとピン数などを低減できるため、コストを抑えられます。

DS90UR241/124 は、LVDS シグナリングを高速I/O に採用しています。LVDS が持つ低消費電力かつ低ノイズの伝送方式によ り、シリアル伝送において高信頼のデータ転送を可能にします。動作周波数範囲においてシリアライザの出力のエッジ・レートを最 適化することにより、EMIをさらに抑えられます。

加えて、このデバイスでは、プリエンファシス機能によって損失性のケーブルを使った長距離伝送での信号ブーストが可能です。 内部DC バランス・エンコーディング/ デコーディングの採用により、AC 結合したインターコネクトをサポートしています。ナショナル セ ミコンダクター独自のランダム・ロック機能により、ランダム化されたシリアライザのパラレル・データはデシリアライザ側でリファレンス・ クロックなしで再生されます。REFCLK は不要です。

DS90UR241/124 チップセットは、24ビットのパラレル・バスをクロック情報を埋め込んだ完全にトランスペアレントなデータ/制御LVDS シリアル・データ列に変換します。1 つのシリアル・データ列では24ビット・パラレル・データ・バスで問題となるクロックとのスキュー を考慮する必要はないので、プリント基板やケーブルでの伝送が容易になります。あわせてプリント基板層数やケーブル幅、コネク タ・サイズとピン数などを低減できるため、コストを抑えられます。

DS90UR241/124 は、LVDS シグナリングを高速I/O に採用しています。LVDS が持つ低消費電力かつ低ノイズの伝送方式によ り、シリアル伝送において高信頼のデータ転送を可能にします。動作周波数範囲においてシリアライザの出力のエッジ・レートを最 適化することにより、EMIをさらに抑えられます。

加えて、このデバイスでは、プリエンファシス機能によって損失性のケーブルを使った長距離伝送での信号ブーストが可能です。 内部DC バランス・エンコーディング/ デコーディングの採用により、AC 結合したインターコネクトをサポートしています。ナショナル セ ミコンダクター独自のランダム・ロック機能により、ランダム化されたシリアライザのパラレル・データはデシリアライザ側でリファレンス・ クロックなしで再生されます。REFCLK は不要です。

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
8 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート DS90UR241Q/124Q 5-43MHz DC バランス・モード24 ビットLVDSシリアライザおよびデシリアライザ データシート (Rev. M 翻訳版) 最新英語版 (Rev.P) PDF | HTML 2011年 10月 5日
アプリケーション・ノート DS15BA101 & DS15EA101 Enable Long Reach Applications for Embedded Clock SER/DES (Rev. E) 2013年 4月 29日
アプリケーション・ノート LVDS Repeaters and Crosspoints Extend the Reach of FPD-Link II Interfaces (Rev. A) 2013年 4月 29日
アプリケーション・ノート AN-1807 FPD-Link II Display SerDes Overview (Rev. B) 2013年 4月 26日
アプリケーション・ノート AN-2068 DS90UR241/124 Spread Spectrum Tolerance Support (Rev. B) 2013年 4月 26日
アプリケーション・ノート Extending the Reach of a FPD-Link II Interface with Cable Drivers and Equalizers (Rev. A) 2013年 4月 26日
ユーザー・ガイド High Efficiency Portable Media Player (PMP) Dock Station User Guide 2012年 1月 27日
ユーザー・ガイド DS90UR241/DS90UR124 SERDES Evaluation Kit User's Guide 2012年 1月 26日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

SERDESUR-43USB — DS90UR241 / DS90UR124 評価キット、シリアライザおよびデシリアライザ・チップセット

The SERDESUR-43 is an evaluation kit designed to demonstrate performance and capabilities of the DS90UR124 and DS90UR241 FPD-Link II Serializer/Deserializer Chipset.

The DS90UR241 Serializer board accepts LVCMOS input signals and provides single serialized FPD-LInk II LVDS data pair as an output. (...)

ユーザー ガイド: PDF
シミュレーション・モデル

DS90UR241 IBIS Model

SNLM026.ZIP (7 KB) - IBIS Model
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
シミュレーション・ツール

TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム

TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

TINA は DesignSoft (...)

ユーザー ガイド: PDF
英語版 (Rev.A): PDF
リファレンス・デザイン

TIDA-00137 — WVGA デジタル・ビデオ SerDes、車載 TFT LCD ディスプレイ用、DVP インターフェイス付き

The TIDA-00137 reference design is a high speed serial video interface to connect a remote automotive WVGA TFT LCD display with DVP (LVCMOS) Interface to a video processing system. It uses TIs FPD-Link II SerDes technology to transmit uncompressed video data over shielded twisted pair cable. (...)
設計ガイド: PDF
回路図: PDF
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
TQFP (PFB) 48 Ultra Librarian

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ