JAJSCL8C May   2012  – September 2025 INA3221

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 基本的な ADC 機能
      2. 7.3.2 アラート監視
        1. 7.3.2.1 クリティカル アラート
          1. 7.3.2.1.1 加算制御機能
        2. 7.3.2.2 警告アラート
        3. 7.3.2.3 パワー有効アラート
        4. 7.3.2.4 タイミング制御アラート
        5. 7.3.2.5 デフォルト設定
      3. 7.3.3 ソフトウェア リセット
    4. 7.4 デバイスの機能モード
      1. 7.4.1 平均化機能
      2. 7.4.2 複数チャネルの監視
        1. 7.4.2.1 チャネル構成
        2. 7.4.2.2 平均化と変換の時間についての検討事項
      3. 7.4.3 フィルタリングと入力についての考慮事項
    5. 7.5 プログラミング
      1. 7.5.1 バスの概要
        1. 7.5.1.1 シリアル バス アドレス
        2. 7.5.1.2 シリアル インターフェイス
      2. 7.5.2 INA3221 への書き込みおよび読み出し
        1. 7.5.2.1 高速 I2C モード
      3. 7.5.3 SMBus のアラート応答
    6. 7.6 レジスタ マップ
      1. 7.6.1 レジスタ セットの概要
      2. 7.6.2 レジスタの説明
        1. 7.6.2.1  構成レジスタ (アドレス = 00h) [リセット = 7127h]
        2. 7.6.2.2  チャネル 1 シャント電圧レジスタ (アドレス = 01h)、[リセット = 00h]
        3. 7.6.2.3  チャネル 1 バス電圧レジスタ (アドレス = 02h) [リセット = 00h]
        4. 7.6.2.4  チャネル 2 シャント電圧レジスタ (アドレス = 03h) [リセット = 00h]
        5. 7.6.2.5  チャネル 2 バス電圧レジスタ (アドレス = 04h) [リセット = 00h]
        6. 7.6.2.6  チャネル 3 シャント電圧レジスタ (アドレス = 05h) [リセット = 00h]
        7. 7.6.2.7  チャネル 3 バス電圧レジスタ (アドレス = 06h) [リセット = 00h]
        8. 7.6.2.8  チャネル 1 クリティカル アラート制限レジスタ (アドレス = 07h) [リセット = 7FF8h]
        9. 7.6.2.9  警告アラート チャネル 1 制限レジスタ (アドレス = 08h) [リセット値=7FF8h]
        10. 7.6.2.10 チャネル 2 クリティカル アラート制限レジスタ (アドレス = 09h) [リセット = 7FF8h]
        11. 7.6.2.11 チャネル 2 警告アラート制限レジスタ (アドレス = 0Ah) [リセット = 7FF8h]
        12. 7.6.2.12 チャネル 3 クリティカル アラート制限レジスタ (アドレス = 0Bh) [リセット = 7FF8h]
        13. 7.6.2.13 チャネル 3 警告アラート制限レジスタ (アドレス = 0Ch) [リセット = 7FF8h]
        14. 7.6.2.14 シャント電圧合計レジスタ (アドレス = 0Dh) [リセット = 00h]
        15. 7.6.2.15 シャント電圧合計制限レジスタ (アドレス = 0Eh) [リセット値 = 7FFEh]
        16. 7.6.2.16 Mask/Enable レジスタ (アドレス=0Fh) [リセット値=0002h]
        17. 7.6.2.17 パワー有効上限レジスタ (アドレス=10h) [リセット値=2710h]
        18. 7.6.2.18 パワー有効下限リミット レジスタ (アドレス=11h) [リセット値=2328h]
        19. 7.6.2.19 メーカー ID レジスタ (アドレス = FEh) [リセット = 5449h]
        20. 7.6.2.20 ダイ ID レジスタ (アドレス = FFh) [リセット = 3220]
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 開発サポート
    2. 9.2 ドキュメントのサポート
      1. 9.2.1 関連資料
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

7.5.2.1 高速 I2C モード

バスがアイドル状態のとき、SDA 線と SCL 線はプルアップ抵抗によって High に引き上げられます。コントローラは、スタート条件を生成し、高速 (Hs) コントローラ コード 00001XXX を含む有効なシリアル バイトを続けて送信します。この送信は、ファスト (400kHz) またはスタンダード (100kHz) (F/S) モードのときに、400kHz 以下の周波数で行われます。INA3221は Hs コントローラ コードをアクノリッジしませんが、このコードを認識し、2.44MHz での動作をサポートするよう内部フィルタを切り替えます。

次に、コントローラは再スタート条件を生成します (再スタート条件のタイミングはスタート条件と同じです)。この再スタート条件の後、プロトコルは F/S モードと同じですが、許容転送速度は最高 2.44MHz になります。コントローラは、ストップ条件を使用する代わりに、繰り返しスタート条件を使用して、Hs モードでバスを確保します。ストップ条件は Hs モードを終了し、すべての内部 INA3221 フィルタを切り替えて F/S モードをサポートします。

図 7-13にバスのタイミングを示し、表 7-2にバスのタイミング定義を示します。

INA3221 バス タイミング図 7-13 バス タイミング
表 7-2 バス タイミングの定義(1)
パラメータファスト モードハイスピード モード単位
最小値最大値最小値最大値
f(SCL)SCL 動作周波数0.0010.40.0012.44MHz
t(BUF)停止条件と始動条件の間のバス解放時間1300160ns
t(HDSTA)リピート スタート条件の後のホールド時間。
この期間が経過した後、最初のクロックが生成されます。		600160ns
t(SUSTA)再スタート条件のセットアップ時間600160ns
t(SUSTO)ストップ条件のセットアップ時間600160ns
t(HDDAT)データ ホールド時間00ns
t(VDDAT)データ有効時間1200260ns
t(SUDAT)データ セットアップ時間10010ns
t(LOW)SCL クロックの Low 期間1300270ns
t(HIGH)SCL クロックの High 期間60060ns
tfDAデータ立ち下がり時間500150ns
tfCLクロック立ち下がり時間30040ns
trクロック立ち上がり時間30040ns
クロック立ち上がり時間 (SCLK ≤ 100kHz)1000ns
(1) 一度きりのデバイス サンプルに対する統計解析に基づく値。最小値と最大値は、製品テストではありません。
A0 = A1 = 0。