JAJSCL8C May   2012  – September 2025 INA3221

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 基本的な ADC 機能
      2. 7.3.2 アラート監視
        1. 7.3.2.1 クリティカル アラート
          1. 7.3.2.1.1 加算制御機能
        2. 7.3.2.2 警告アラート
        3. 7.3.2.3 パワー有効アラート
        4. 7.3.2.4 タイミング制御アラート
        5. 7.3.2.5 デフォルト設定
      3. 7.3.3 ソフトウェア リセット
    4. 7.4 デバイスの機能モード
      1. 7.4.1 平均化機能
      2. 7.4.2 複数チャネルの監視
        1. 7.4.2.1 チャネル構成
        2. 7.4.2.2 平均化と変換の時間についての検討事項
      3. 7.4.3 フィルタリングと入力についての考慮事項
    5. 7.5 プログラミング
      1. 7.5.1 バスの概要
        1. 7.5.1.1 シリアル バス アドレス
        2. 7.5.1.2 シリアル インターフェイス
      2. 7.5.2 INA3221 への書き込みおよび読み出し
        1. 7.5.2.1 高速 I2C モード
      3. 7.5.3 SMBus のアラート応答
    6. 7.6 レジスタ マップ
      1. 7.6.1 レジスタ セットの概要
      2. 7.6.2 レジスタの説明
        1. 7.6.2.1  構成レジスタ (アドレス = 00h) [リセット = 7127h]
        2. 7.6.2.2  チャネル 1 シャント電圧レジスタ (アドレス = 01h)、[リセット = 00h]
        3. 7.6.2.3  チャネル 1 バス電圧レジスタ (アドレス = 02h) [リセット = 00h]
        4. 7.6.2.4  チャネル 2 シャント電圧レジスタ (アドレス = 03h) [リセット = 00h]
        5. 7.6.2.5  チャネル 2 バス電圧レジスタ (アドレス = 04h) [リセット = 00h]
        6. 7.6.2.6  チャネル 3 シャント電圧レジスタ (アドレス = 05h) [リセット = 00h]
        7. 7.6.2.7  チャネル 3 バス電圧レジスタ (アドレス = 06h) [リセット = 00h]
        8. 7.6.2.8  チャネル 1 クリティカル アラート制限レジスタ (アドレス = 07h) [リセット = 7FF8h]
        9. 7.6.2.9  警告アラート チャネル 1 制限レジスタ (アドレス = 08h) [リセット値=7FF8h]
        10. 7.6.2.10 チャネル 2 クリティカル アラート制限レジスタ (アドレス = 09h) [リセット = 7FF8h]
        11. 7.6.2.11 チャネル 2 警告アラート制限レジスタ (アドレス = 0Ah) [リセット = 7FF8h]
        12. 7.6.2.12 チャネル 3 クリティカル アラート制限レジスタ (アドレス = 0Bh) [リセット = 7FF8h]
        13. 7.6.2.13 チャネル 3 警告アラート制限レジスタ (アドレス = 0Ch) [リセット = 7FF8h]
        14. 7.6.2.14 シャント電圧合計レジスタ (アドレス = 0Dh) [リセット = 00h]
        15. 7.6.2.15 シャント電圧合計制限レジスタ (アドレス = 0Eh) [リセット値 = 7FFEh]
        16. 7.6.2.16 Mask/Enable レジスタ (アドレス=0Fh) [リセット値=0002h]
        17. 7.6.2.17 パワー有効上限レジスタ (アドレス=10h) [リセット値=2710h]
        18. 7.6.2.18 パワー有効下限リミット レジスタ (アドレス=11h) [リセット値=2328h]
        19. 7.6.2.19 メーカー ID レジスタ (アドレス = FEh) [リセット = 5449h]
        20. 7.6.2.20 ダイ ID レジスタ (アドレス = FFh) [リセット = 3220]
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 開発サポート
    2. 9.2 ドキュメントのサポート
      1. 9.2.1 関連資料
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

7.5.1.2 シリアル インターフェイス

INA3221 は、I2C バスおよび SMBus 上でターゲット デバイスとしてのみ動作します。バス接続は、オープン ドレインの I/O ラインである SDA および SCL を使用して行われます。SDA ピンおよび SCL ピンは、内蔵のスパイク抑制フィルタとシュミット トリガを備えており、入力スパイクとバス ノイズの影響を最小限に抑えます。このデバイスは、デジタル I/O ラインにスパイク抑制フィルタを内蔵していますが、適切なレイアウト手法により、通信ラインへのカップリングの量を最小限に抑えることができます。ノイズは、2 本の通信ライン間で信号エッジが容量結合すること、またはシステム内に存在する他のスイッチングノイズ源によって発生します。通常、プリント基板 (PCB) の層の間でグランドと並列にパターンを配線すると、通信ライン間のカップリングの影響が低減されます。通信ラインにシールドを付けることにより、意図しないノイズ カップリングがデジタル I/O ラインに発生して、スタート コマンドやストップ コマンドが誤って解釈される可能性を低減します。

INA3221は、ファスト モード (1kHz ～ 400kHz) および高速モード (1kHz ～ 2.44MHz) の伝送プロトコルをサポートします。すべてのデータ バイトは、MSB が最初に送信されます。