JAJSIC5H March   1999  – April 2025 UCC1800 , UCC1801 , UCC1802 , UCC1803 , UCC1804 , UCC1805 , UCC2800 , UCC2801 , UCC2802 , UCC2802M , UCC2803 , UCC2804 , UCC2805 , UCC3800 , UCC3801 , UCC3802 , UCC3803 , UCC3804 , UCC3805

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  ピンの詳細説明
        1. 7.3.1.1 COMP
        2. 7.3.1.2 FB
        3. 7.3.1.3 CS
        4. 7.3.1.4 RC
        5. 7.3.1.5 GND
        6. 7.3.1.6 OUT
        7. 7.3.1.7 VCC
        8. 7.3.1.8 ピン 8 (REF)
      2. 7.3.2  低電圧誤動作防止 (UVLO)
      3. 7.3.3  自己バイアス型アクティブ ロー出力
      4. 7.3.4  基準電圧
      5. 7.3.5  発振器
      6. 7.3.6  同期
      7. 7.3.7  PWM ジェネレータ
      8. 7.3.8  最小オフタイム設定 (デッドタイム制御)
      9. 7.3.9  リーディング エッジ ブランキング
      10. 7.3.10 最小パルス幅
      11. 7.3.11 電流制限
      12. 7.3.12 過電流保護とフルサイクル再起動
      13. 7.3.13 ソフトスタート
      14. 7.3.14 スロープ補償
    4. 7.4 デバイスの機能モード
      1. 7.4.1 通常動作
      2. 7.4.2 UVLO モード
      3. 7.4.3 ソフト スタート モード
      4. 7.4.4 フォルト モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 電流検出ネットワーク
        2. 8.2.2.2 ゲート ドライブ抵抗
        3. 8.2.2.3 Vrefコンデンサ
        4. 8.2.2.4 RTCT
        5. 8.2.2.5 スタートアップ回路
        6. 8.2.2.6 電圧帰還補償
          1. 8.2.2.6.1 電力段のゲイン、ゼロ、極
          2. 8.2.2.6.2 補償ループ
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 関連リンク
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10Revision History
  12. 11メカニカル、パッケージ、および注文情報

5 ピン構成および機能

UCC1801 UCC1802 UCC1803 UCC1804 UCC1805 UCC2800 UCC2801 UCC2802 UCC2803 UCC2804 UCC2805 UCC3800 UCC3801 UCC3802 UCC3803 UCC3804 UCC3805 UCC280x D パッケージ8 ピン SOIC上面図図 5-1 UCC280x D パッケージ8 ピン SOIC上面図
UCC1801 UCC1802 UCC1803 UCC1804 UCC1805 UCC2800 UCC2801 UCC2802 UCC2803 UCC2804 UCC2805 UCC3800 UCC3801 UCC3802 UCC3803 UCC3804 UCC3805 PW パッケージ8 ピン TSSOP上面図図 5-2 PW パッケージ8 ピン TSSOP上面図
表 5-1 ピンの機能
ピン I/O 説明
名称 SOIC
COMP 1 O

COMP はエラー アンプの出力であり、PWM コンパレータの入力です。

UCC280x ファミリのエラー アンプは、真の低出力インピーダンスを持つ 2MHz のオペ アンプです。そのため、COMP ターミナルは電流を供給および吸収することができます。ただし、エラー アンプは内部的に電流制限されるため、ユーザーは COMP を外部で GND に強制的に接続することでゼロ デューティ サイクルを指定できます。

UCC280x ファミリは、内蔵のフルサイクル ソフト スタート機能を備えています。ソフト スタートは、最大 COMP 電圧に対するクランプとして実装されています。
CS 3 I

CS は、電流センス コンパレータの入力です。UCC280x ファミリには、PWM コンパレータと過電流コンパレータの 2 つの異なる電流センスのコンパレータがあります。

UCC280x ファミリにはデジタル電流センスのフィルタリングが含まれており、OUT ピンの立ち上がりエッジ直後の 100 ns の間隔中に、CS ターミナルを電流センスのコンパレータから切り離します。このデジタル フィルタリングは、リーディングエッジ ブランキングとも呼ばれ、ほとんどのアプリケーションでは CS にアナログ フィルタリング (RC フィルタ) が不要であることを意味します。外部の RC フィルタ技術と比較して、リーディングエッジ ブランキングは、より小さな実効的な CS から OUT への伝播遅延を提供します。ただし、OUT 信号の最小非ゼロ オンタイムは、リーディングエッジブランキングおよび CS から OUT への伝播遅延に直接影響されることに注意してください。

過電流コンパレータは故障検出のみに使用され、過電流スレッショルドを超えるとソフトスタート サイクルが発生します。
FB 2 I FB は、エラー アンプの反転入力です。最大の安定性を得るため、FB リードの長さはできるだけ短くし、FB の浮遊容量をできるだけ少なくします。
GND 5 — GND は、この部品のすべての機能のリファレンス グランドおよびパワー グランドです。
OUT 6 O

OUT は、ピーク電流が ±750mA を超えるパワー MOSFET のゲートを駆動できる高電流パワー ドライバの出力です。VCC が UVLO スレッショルドを下回ると、OUT はアクティブに Low に保持されます。

高電流パワー ドライバは FET 出力デバイスで構成されており、GND まで、また VCC まですべての範囲でスイッチングできます。出力ステージは、オーバーシュートおよびアンダーシュートに対しても非常に低いインピーダンスを提供します。これにより、多くの場合、外部ショットキー ダイオードによるクランプは不要となります。
RC 4 I

RC は発振器のタイミング ピンです。固定周波数動作の場合、REF から RC に抵抗を接続して、タイミング コンデンサの充電電流を設定します。周波数は、RC から GND にタイミング コンデンサを接続することで設定します。最高の性能を得るには、タイミング コンデンサから GND へのリードをできるだけ短く、直線的にします。可能であれば、タイミング コンデンサと他のすべての機能に別々のグランド配線を使用します。

発振器の周波数は、次の式で推定できます。

式 1. UCC1801 UCC1802 UCC1803 UCC1804 UCC1805 UCC2800 UCC2801 UCC2802 UCC2803 UCC2804 UCC2805 UCC3800 UCC3801 UCC3802 UCC3803 UCC3804 UCC3805
式 2. UCC1801 UCC1802 UCC1803 UCC1804 UCC1805 UCC2800 UCC2801 UCC2802 UCC2803 UCC2804 UCC2805 UCC3800 UCC3801 UCC3802 UCC3803 UCC3804 UCC3805

ここで、

  • 周波数は Hz 単位
  • 抵抗はオーム (Ω) 単位
  • 容量はファラド (farads) 単位

推奨されるタイミング抵抗の範囲は 10 k～200 k で、タイミング コンデンサは 100 pF～1000 pF です。10 k より小さいタイミング抵抗を使用してはいけません。
REF 8 O

REF はエラー アンプの電圧基準であり、IC 上の多くの他の機能にも使用されます。REF は、IC の高速スイッチング ロジック用のロジック電源としても使用されます。

VCC が 1V より大きく、UVLO スレッショルドより小さい場合、REF は 5kΩ の抵抗を通じてグランドに引き下げられます。これにより、REF は電力システムの状態を示すロジック出力としても使用できます。リファレンスの安定性にとって重要なのは、REF ピンにできるだけ近い場所でセラミック コンデンサを使用して GND にバイパスすることです。セラミック コンデンサに加えて電解コンデンサも使用できます。0.1μF 以上のセラミックが必要です。基準電圧に対して外部負荷が 2.5mA を超える場合、追加の REF バイパスが必要です。

高速スイッチング過渡によるノイズの問題を防止するため、IC パッケージの非常に近い位置にセラミック コンデンサを配置して、REF をグランドにバイパスします。
VCC 7 I

VCC は、このデバイスの電源入力接続です。通常動作では、電流制限抵抗を経由して VCC に電力を供給します。静止状態での VCC 電流は非常に低いですが、総供給電流は OUT 電流に依存して高くなります。合計 VCC 電流は、静止 VCC 電流と平均 OUT 電流の合計です。動作周波数と MOSFET ゲート電荷 (Qg) が判明していれば、 で平均 OUT 電流を計算できます。

式 3. UCC1801 UCC1802 UCC1803 UCC1804 UCC1805 UCC2800 UCC2801 UCC2802 UCC2803 UCC2804 UCC2805 UCC3800 UCC3801 UCC3802 UCC3803 UCC3804 UCC3805

ノイズ問題を防止するために、VCC ピンにできるだけ近い場所でセラミック　コンデンサを使用して VCC を GND にバイパスする必要があります。セラミック コンデンサに加えて電解コンデンサも使用できます。VCC からグランドへの並列接続には、最小 1µF のコンデンサと 0.1µF のセラミック コンデンサをデバイスに近い位置に配置する必要があります。