JAJSIZ9E April   2020  – April 2025 AWR6443 , AWR6843

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 機能ブロック図
  6. 5 デバイスの比較
    1. 5.1 関連製品
  7. 6 端子構成および機能
    1. 6.1 ピン配置図
    2. 6.2 信号の説明
      1. 6.2.1 信号の説明 - デジタル
      2. 6.2.2 信号の説明 - アナログ
    3. 6.3 ピン属性
  8. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  電源投入時間 (POH)
    4. 7.4  推奨動作条件
    5. 7.5  ワンタイム プログラマブル (OTP) eFuse の VPP 仕様
      1. 7.5.1 OTP eFuse プログラミングの推奨動作条件
      2. 7.5.2 ハードウェア要件
      3. 7.5.3 ハードウェア保証への影響
    6. 7.6  電源仕様
    7. 7.7  消費電力の概略
    8. 7.8  パワー セーブ モード
    9. 7.9  RF 仕様
    10. 7.10 CPU の仕様
    11. 7.11 FCBGA パッケージの熱抵抗特性 [ABL0161]
    12. 7.12 タイミングおよびスイッチング特性
      1. 7.12.1  電源シーケンスおよびリセット タイミング
      2. 7.12.2  入力クロックおよび発振器
        1. 7.12.2.1 クロック仕様
      3. 7.12.3  マルチバッファ付き / 標準シリアル ペリフェラル インターフェイス (MibSPI)
        1. 7.12.3.1 ペリフェラルの概要
        2. 7.12.3.2 MibSPI 送信および受信 RAM の構成
          1. 7.12.3.2.1 SPI のタイミング条件
          2. 7.12.3.2.2 SPI コントローラ モードのスイッチング パラメータ (クロック位相 = 0、SPICLK = 出力、SPISIMO = 出力、SPISOMI = 入力)
          3. 7.12.3.2.3 SPI コントローラ モードのスイッチング パラメータ (クロック位相 = 1、SPICLK = 出力、SPISIMO = 出力、SPISOMI = 入力)
        3. 7.12.3.3 SPI ペリフェラル モードの I/O タイミング
          1. 7.12.3.3.1 SPI ペリフェラル モードのスイッチング パラメータ (SPICLK = 入力、SPISIMO = 入力、SPISOMI = 出力) #GUID-F179918D-8747-4E9F-AE33-23F33763D52C/T4362547-70 #GUID-F179918D-8747-4E9F-AE33-23F33763D52C/T4362547-71 #GUID-F179918D-8747-4E9F-AE33-23F33763D52C/T4362547-73
        4. 7.12.3.4 代表的なインターフェイス プロトコルの図 (ペリフェラル モード)
      4. 7.12.4  LVDS インターフェイスの構成
        1. 7.12.4.1 LVDS インターフェイスのタイミング
      5. 7.12.5  汎用入出力 (General-Purpose Input/Output)
        1. 7.12.5.1 出力タイミングと負荷容量 (CL) のスイッチング特性
      6. 7.12.6  CAN-FD (Controller Area Network - Flexible Data-rate)
        1. 7.12.6.1 CANx TX および RX ピンの動的特性
      7. 7.12.7  シリアル通信インターフェイス (SCI)
        1. 7.12.7.1 SCI のタイミング要件
      8. 7.12.8  I2C (Inter-Integrated Circuit Interface)
        1. 7.12.8.1 I2C のタイミング要件
      9. 7.12.9  クワッド シリアル ペリフェラル インターフェイス (QSPI)
        1. 7.12.9.1 QSPI のタイミング条件
        2. 7.12.9.2 QSPI 入力 (読み取り) タイミングのタイミング要件
        3. 7.12.9.3 QSPI スイッチング特性
      10. 7.12.10 ETM トレース インターフェイス
        1. 7.12.10.1 ETMTRACE のタイミング条件
        2. 7.12.10.2 ETM TRACE のスイッチング特性
      11. 7.12.11 データ変更モジュール (DMM)
        1. 7.12.11.1 DMM のタイミング要件
      12. 7.12.12 JTAG インターフェイス
        1. 7.12.12.1 JTAG のタイミング条件
        2. 7.12.12.2 IEEE 1149.1 JTAG のタイミング要件
        3. 7.12.12.3 IEEE 1149.1 JTAG の推奨動作条件に対するスイッチング特性
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 サブシステム
      1. 8.3.1 RF およびアナログ サブシステム
        1. 8.3.1.1 クロック サブシステム
        2. 8.3.1.2 送信サブシステム
        3. 8.3.1.3 受信サブシステム
      2. 8.3.2 プロセッサ サブシステム
      3. 8.3.3 車載用インターフェイス
      4. 8.3.4 ホスト インターフェイス
      5. 8.3.5 メイン サブシステム Cortex-R4F
      6. 8.3.6 DSP サブシステム
      7. 8.3.7 ハードウェア アクセラレータ
    4. 8.4 その他のサブシステム
      1. 8.4.1 ユーザー アプリケーション向け ADC チャネル (サービス)
        1. 8.4.1.1 GP-ADC パラメータ
    5. 8.5 ブート モード
      1. 8.5.1 フラッシュ モード
      2. 8.5.2 機能モード
  10. 9 監視と診断
    1. 9.1 監視と診断のメカニズム
      1. 9.1.1 エラー通知モジュール
  11. 10アプリケーション、実装、およびレイアウト
    1. 10.1 アプリケーション情報
    2. 10.2 リファレンス回路図
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 デバイスの命名規則
    2. 11.2 ツールとソフトウェア
    3. 11.3 ドキュメントのサポート
    4. 11.4 サポート・リソース
    5. 11.5 商標
    6. 11.6 静電気放電に関する注意事項
    7. 11.7 用語集
  13.   改訂履歴
  14. 12メカニカル、パッケージ、および注文情報
    1. 12.1 パッケージ情報
    2. 12.2 ABL, 10.4 × 10.4 mm のトレイ情報

6.2.2 信号の説明 - アナログ

インターフェイス信号名ピンの種類説明ボール番号
トランスミッタTX1Oシングルエンド トランスミッタ 1 o/pB4
TX2Oシングルエンド トランスミッタ 2 o/pB6
TX3Oシングルエンド トランスミッタ 3 o/pB8
レシーバRX1Iシングルエンド レシーバ 1 i/pM2
RX2Iシングルエンド レシーバ 2 i/pK2
RX3Iシングルエンド レシーバ 3 i/pH2
RX4Iシングルエンド レシーバ 4 i/pF2
リセットNRESETIチップのパワーオン リセット。アクティブ LowR3
リファレンス発振器CLKPIXTAL モード：リファレンス水晶振動子用入力
外部クロック モード：シングルエンド入力リファレンス クロック ポート		B15
CLKMIXTAL モード：リファレンス水晶振動子用フィードバック駆動
外部クロック モード：このポートはグランドに接続します。		C15
リファレンス クロックOSC_CLKOUTOPLL クリーンアップ後のクロック供給サブシステムからのリファレンス クロック出力 (1.4V 出力電圧スイング)。A14
バンドギャップ電圧VBGAPOデバイスのバンドギャップ リファレンス出力B10
電源VDDIN電源1.2V デジタル電源H15、N11、P15、R6
VIN_SRAM電源内部 SRAM 用 1.2V 電源レールG15
VNWA電源SRAM アレイのバック バイアス用 1.2V 電源レールP14
VIOIN電源I/O 電源 (3.3V または 1.8V)：すべての CMOS I/O はこの電源で動作します。R10、F15
VIOIN_18電源CMOS IO 用 1.8V 電源R9
VIN_18CLK電源クロック モジュール用 1.8V 電源B11
VIOIN_18DIFF電源LVDS ポート用 1.8V 電源D15
VPP電源ヒューズ チェーン用電源電圧L13
電源VIN_13RF1電源1.3V アナログおよび RF 電源、VIN_13RF1 と VIN_13RF2 が基板上で短絡されている可能性があります。G5、H5、J5
VIN_13RF2電源1.3V アナログおよび RF 電源C2、D2
VIN_18BB電源1.8V アナログ ベース バンド電源K5、F5
VIN_18VCO電源1.8V RF VCO 電源B12
VSSグランドデジタル グランドL5、L6、L8、L10、K7、K8、K9、K10、K11、J6、J7、J8、J10、H7、H9、H11、G6、G7、G8、G10、F9、F11、E5、E6、E8、E10、E11、R15
VSSAグランドアナログ グランドA1、A3、 A5、A7、A9、A13、 A15、B1、B3、B5、B7、B9、B14、C1、C3、C4、C5、C6、C7、C8、C9、C14、E1、E2、E3、F3、G1、G2、G3、H3、J1、J2、J3、K3、L1、L2、L3、M3、N1、N2、N3、R1
内部 LDO 出力 / 入力VOUT_14APLLO内部 LDO 出力A10
VOUT_14SYNTHO内部 LDO 出力B13
VOUT_PAIO内部 LDO 出力A2、B2
量産開始前フェーズのテストおよびデバッグ出力。量産ハードウェア上でフィールド デバッグ用にピン出力することが可能です。アナログ テスト 1 / GPADC1IOADC サービス専用アナログ I/OP1
アナログテスト 2 / GPADC2IOADC サービス専用アナログ I/OP2
アナログテスト 3 / GPADC3IOADC サービス専用アナログ I/OP3
アナログテスト 4 / GPADC4IOADC サービス専用アナログ I/OR2
ANAMUX / GPADC5IOADC サービス専用アナログ I/OC13
VSENSE / GPADC6IOADC サービス専用アナログ I/OD14