JAJSJH9E April   2023  – August 2025 TPS62874-Q1 , TPS62875-Q1 , TPS62876-Q1 , TPS62877-Q1

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 説明
  5. デバイスのオプション
  6. ピン構成および機能
  7. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格 - Q100
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 I2C インターフェイス タイミングの要件
    7. 6.7 代表的特性
  8. パラメータ測定情報
  9. 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1  固定周波数の DCS-Control トポロジ
      2. 8.3.2  強制 PWM モードとパワーセーブ モード
      3. 8.3.3  非同期過渡モード (オプション)
      4. 8.3.4  高精度イネーブル
      5. 8.3.5  スタートアップ
      6. 8.3.6  スイッチング周波数の選択
      7. 8.3.7  出力電圧設定
        1. 8.3.7.1 出力電圧範囲
        2. 8.3.7.2 出力電圧の設定ポイント
        3. 8.3.7.3 デフォルト以外の出力電圧の設定ポイント
        4. 8.3.7.4 ダイナミック電圧スケーリング
        5. 8.3.7.5 ドループ補償
      8. 8.3.8  補償 (COMP)
      9. 8.3.9  モード選択 / クロック同期 (MODE/SYNC)
      10. 8.3.10 スペクトラム拡散クロック処理 (SSC)
      11. 8.3.11 出力放電
      12. 8.3.12 低電圧誤動作防止 (UVLO)
      13. 8.3.13 過電圧誤動作防止 (OVLO)
      14. 8.3.14 過電流保護
        1. 8.3.14.1 サイクル単位の電流制限
        2. 8.3.14.2 ヒカップ モード
        3. 8.3.14.3 電流制限モード
      15. 8.3.15 パワー グッド (PG)
        1. 8.3.15.1 スタンドアロン、プライマリ デバイスの動作
        2. 8.3.15.2 2 次デバイスの動作
      16. 8.3.16 リモート センス
      17. 8.3.17 熱警告およびシャットダウン
      18. 8.3.18 スタック動作
    4. 8.4 デバイスの機能モード
      1. 8.4.1 パワーオン リセット
      2. 8.4.2 低電圧誤動作防止
      3. 8.4.3 スタンバイ
      4. 8.4.4 オン
    5. 8.5 プログラミング
      1. 8.5.1 シリアル インターフェイスの説明
      2. 8.5.2 Standard-Mode、Fast-Mode、Fast-Mode Plus のプロトコル
      3. 8.5.3 HS-Mode のプロトコル
      4. 8.5.4 I2C 更新シーケンス
      5. 8.5.5 I2C レジスタ リセット
      6. 8.5.6 ダイナミック電圧スケーリング (DVS)
  10. デバイスのレジスタ
  11. 10アプリケーションと実装
    1. 10.1 アプリケーション情報
    2. 10.2 代表的なアプリケーション
      1. 10.2.1 設計要件
      2. 10.2.2 詳細な設計手順
        1. 10.2.2.1 インダクタの選択
        2. 10.2.2.2 入力コンデンサの選択
        3. 10.2.2.3 補償抵抗の選択
        4. 10.2.2.4 出力コンデンサの選択
        5. 10.2.2.5 補償コンデンサ CC の選択
        6. 10.2.2.6 補償コンデンサ CC2 の選択
      3. 10.2.3 アプリケーション曲線
    3. 10.3 2 つの TPS62876-Q1 をスタック構成で使用する代表的なアプリケーション
      1. 10.3.1 2 つのスタック デバイスの設計要件
      2. 10.3.2 詳細な設計手順
        1. 10.3.2.1 補償抵抗の選択
        2. 10.3.2.2 出力コンデンサの選択
        3. 10.3.2.3 補償コンデンサ CC の選択
      3. 10.3.3 2 つのスタック デバイスのアプリケーション曲線
    4. 10.4 3 つの TPS62876-Q1 をスタック構成で使用する代表的なアプリケーション
      1. 10.4.1 3 つのスタック デバイスの設計要件
      2. 10.4.2 詳細な設計手順
        1. 10.4.2.1 補償抵抗の選択
        2. 10.4.2.2 出力コンデンサの選択
        3. 10.4.2.3 補償コンデンサ CC の選択
      3. 10.4.3 3 つのスタック デバイスのアプリケーション曲線
    5. 10.5 設計のベスト プラクティス
    6. 10.6 電源に関する推奨事項
    7. 10.7 レイアウト
      1. 10.7.1 レイアウトのガイドライン
      2. 10.7.2 レイアウト例
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 サポート・リソース
    4. 11.4 商標
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報

Standard-Mode、Fast-Mode、Fast-Mode Plus のプロトコル

コントローラは、スタート条件を生成することで、データ転送を開始します。スタート条件は、図 8-17 に示すように、SCL が High のときに SDA ラインで High から Low への遷移が発生するときです。すべての I2C 互換デバイスは、スタート条件を認識する必要があります。

TPS62874-Q1 TPS62875-Q1 TPS62876-Q1 TPS62877-Q1 開始条件と停止条件図 8-17 開始条件と停止条件

その後、コントローラは SCL パルスを生成し、7ビットのアドレスと読み取り/書き込み方向ビット R/W を SDA ラインに送信します。すべての送信中、コントローラはデータが有効であることを確認します。有効なデータ条件では、クロック パルスの High 期間中、SDA ラインのデータが安定している必要があります (図 8-18を参照)。すべてのデバイスは、1 次側デバイスによって送信されたアドレスを認識して、そのアドレスを内部の固定アドレスと比較します。一致するアドレスを持つターゲット デバイスだけが、9 回目の SCL サイクルの High 期間全体の間 SDA ラインを Low にすることで、アクノリッジを生成します (図 8-19を参照)。この確認を検出すると、コントローラはターゲットとの通信リンクが確立されたことを認識します。

TPS62874-Q1 TPS62875-Q1 TPS62876-Q1 TPS62877-Q1 シリアル インターフェイスでのビット転送図 8-18 シリアル インターフェイスでのビット転送

コントローラは、データをターゲットへ送信するか (書き込みコマンド、R/W ビット 0)、ターゲットからデータを受信するため (読み取りコマンド、R/W ビット 1)、さらに SCL サイクルを生成します。どちらの場合も、送信側から送信されたデータに対して受信側がアクノリッジを返す必要があります。したがって、アクノリッジ信号は、どちらが受信側かに応じて、コントローラが生成する場合とターゲットが生成する場合があります。8 ビットのデータと 1 ビットのアクノリッジから構成される 9 ビットの有効なデータ シーケンスを、必要なだけ続けることができます。

データ転送を伝達するために、コントローラは、SCL ラインが high のときに SDA ラインを low から high にして、ストップ条件を生成します (図 8-17を参照)。これによってバスが解放され、アドレス指定されたターゲットとの通信リンクが停止します。すべての I2 C 互換デバイスが、ストップ条件を認識する必要があります。停止条件を受信すると、すべてのデバイスはバスが解放されたことを認識し、対応するアドレスに続く開始条件を待機します。

このセクションに示されていないレジスタ アドレスからデータを読み取ろうとした場合には、00h が読み出されます。

TPS62874-Q1 TPS62875-Q1 TPS62876-Q1 TPS62877-Q1 I2C バスのアクノリッジ図 8-19 I2C バスのアクノリッジ
TPS62874-Q1 TPS62875-Q1 TPS62876-Q1 TPS62877-Q1 バス プロトコル図 8-20 バス プロトコル